Анализатор спектра Советский патент 1981 года по МПК G06F17/14 G01R23/00 

(54) АНАЛИЗАТОР СПЕКТРА

Изобретение относится к вычислительной технике, а именно к анализа торам сигналов, которые вычисляют п дискретной выборке коэффициенты Фур по алгоритму быстрого преобразованияМвПФ). Известно устройство для вычисления коэффициента Фурье, содержащее итеративный сдвиговый регистр, счет чик и блок логического управления Однако генерирование адресов да ных занимает в этом устройстве как минимум два такта, не считая времен необходимого для занесения начально го адреса из электронной вычислительной машины. Наиболее близким по технической сущности является анализатор спект содержащий первый и второй входные регистры, первый второй, третий и четвертый перемножители, блок вен-. тилей, первый и второй оперативные запоминающие узлы, постоянный запоминающий узел, синхронизатор и первый счетчик, первый выход первого входного регистра соединен с первым эходом первого перемножителя, которого подключен к первому входу блока вентилей, второй вход к горогЪ. соединен с выходом второго перемножителя, первый вход которого подключен к первому выходу второго i входного регистра, второй вход второго перемножнтеля соединен с первым входом третьего перемножителя и с первым выходом постоянного запоминающего узла, второй выход которого подк.шочен к первому четвертого перемножителя и ко второму входу первого перемножителя, второй выход первого входного регистра соединен со вторым входом третьего перемнржнтеля, выход которого подключен к третьему входу блока вентилей, четвертым входом соединенного с выходом четвертого перемножителя, второй вход которого подключен ко второму выходу втоххэго входного регистра, своим входом соединенного с выходом первого оперативного запоминающего узла, первый вход которого подключен к первому выходу блока вентилей, второй выход блока вентилей соединен с первым входом второго оперативного запоминающего узла, выход которого : 1одк.лючен ко входу первого входного регистра, вторые входы первого и второго оперативного запоминающего узла соединены, соответственно, с первьм и вторым входами устройства.

Кроме того, это устройство содержит тот же контролер 2 .

В этом анализаторе спектра генерирование адреса данных для оперативных запоминающих узлов осуществляется обратной перестановкой нор|Мального бинарного кода со счетчика и сдвигом этого кода на 2 (р-1) разрядов вправо, что занимает 2 (р-1) тактов. Быстродействие этого анализатора спектра невысоко, операции быстрого преобразования Фурье занимает 25 мс.

Целью изобретения является повышение быстродействия анализатора спектра.

Указанная цель достигается тем, что анализатор спектра, содержащий первый и второй входные регистры, первый, второй, третий и четвертый перемножители, блок вентилей, первый и второй оперативные запоминающие узлы, постоянный запоминающий узел, синхронизатор и первый счетчик первый выход первого входного регистра соединён с первым входом первого перемыожителя, выход которого подключен к первому входу блока вентилей, второй вход которого соединен с выходом второго перемножителя, первьй5 вход которого подключен к -пер-вому выходу второго входного регистра, второй вход второго перемножителя соединен с первым входом третьего перемножителя и с первым выходом постоянного запоминающего узла, второй выход которого подключен к первому входу четвертого перемножителя и ко второму входу первого перемножителя, второй выход первого входного регистра соединен со вторым входом третьего перемножителя, выход которого подключен к третьему входу блока вентилей, четвертым входом соединенного с выходом четвертого перемножителя, второй вход которого подключен ко второму выходу второго входного регистра, своим входом соединенного с выходом первого оперативного запо-. минающего узла, первый вход которого подключен к первому выходу блока вентилей, второй выход блока вентилей соединен с первым входом второго оперативного запоминающего узла, выход которого подключен ко входу первогф входного регистра, вторые входы первого и второго оперативного запоминающего узла соединены, соответственно, с первым и вторым входами устройства, введены второй и третий счетчики, первый и второй компараторы, первый и второй дешифраторы, первый и второй мультиплексоры, блок вычитания, первый и второй сумматорья и вентильный узел, первый выход синхронизатора подключен к первому входу второго счетчика, выход которого соединен с первым входом первого компаратора, с первым входом первого j

сумматора и с первым входом первого .мультиплексора, выход которого подключен ко входу постоянного запоминающего узла, выход первого компаратора соединен со вторым входом второго счетчика и с первым входом третьего счетчика, выход которого подключен к первому входу второго мультиплексора и к первому входу второго компаратора, выход которого соединен со вторым входом третьего сче чика и со входом первого счетчика, выход которого подключен к первому входу блока вычитания, ко вторым входам первого и второго мультиплексора ко входу первого дешифратора, выход которого соединен со вторым входом первого компаратора и с первым входом второго сумматора, выход второго мультиплексора подключен ко второму входу первого сумматора, выход которого соединен со вторым входом второго сумматора и с первым входом вентильного узла, второй вход которого подключен к выходу второго сумматора, второй выход синхронизатора соединен с третьим входом вентильного узла, выход которого подключен к третьим входам первого и второго оперативного запоминающего узла, второй вход блока вычитания соединен с третьим входом устройства, выход блока вычитания через второй дешифратор подключен ко второму входувторого компаратора.

На чертеже представлена блоксхема анализатора спектра.

Анализатор спектра- содержит первый входной регистр 1, второй вход|Ной регистр 2, первый перемножитель 3, второй перем.ножитель 4, третий перемножитель 5, четвертый перемножитель 6, блок 7 вентилей, первый оперативный запоминающий узел 8, второй оперативный запоминающий узел 9, постоянный запоминающий узел 10, синхронизатор 11, первый счетчик 12, второй счетчик 13, третий счетчи 14, первый компаратор 15, второй компаратор 16, первый дешифратор 17, второй дешифратор 18, первый мультиплексор 19, в торой мультиплексор 20, блок 21 вычитания, первый сумматор 22, второй сумматор 23 и вентильный уз ел 24.

Анализатор спектра работает следукидим образом.

На втором входе блока 21 вычитания набирается число г log, N, где N - число точек преобразований Фурье. Входные данные загружаются в оперативные запоминающие узлы 8 и 9 и по окончании загрузки импульс с синхронизатора 11 поступает на первый счетный вход второго счетчика 13 (счетчика т-1),где m последовательно принимает значения, равные 1, 2,..., (,2,3...). :С выхода второго счетчика 13 сигнал

поступает- на первый вход первого компаратора 15, на второй вход которого поступает сигнал выхода первого дешифратора 17, который выполняет операцию возведения 2 в степень (i-1 .При поступлении со,второго счетчика 13 кода, равного , первый компаратор 15 вырабатывает импульс, который поступает на второй вход (сброс)

второго счетчика 13 и на первый(счетный) вход третьего счетчика 14 (счетчика 1-1). Далее сигнал с выхода третьего счетчика 14 поступает на первый вход второго компаратора 16 и на второй мультиплексор 20, который по коду первого счетчика (счетчика проходов i) 12 осу ществляет операцию умножения (1-1)2. На второй вход второго компаратора 16 поступает со второго дешифратора 18 значение кода . При выполнении условия 1 на втором входе второго компаратора 16 вырабатывается импульс, который поступает на второй вход (сброс) третьего счетчика 14, на счетный вход первого счетчика 12 (счетчика проходов )- Сигнал с выхода перв.ого счетчика 12 поступает на вход первого дешифратора 17, который осуществляет операцию возведения 2 в степень (i-1). Кроме этого, код числа i с выхода первого счетчика 12 поступает на первый вход блока 21 вычитания, где осуществляется операция r-i. Значение (r-i) с выхода блока 21 вычитания поступает на второй дешифратор 18, который осуществляет операцию возведения 2 в степень (r-i). Значение поступает на второй вход второго компаратора 16, Код числа с выхода первого счетчика 12 поступает также на первый мультиплексор 19, который осуществляет операцию деления (т-1) на 2 .

Значение i поступает на адресный вход постоянного запоминающего узла 10, в котором записаны значения sin и cos векторов поворотов. Значение (1 - 1 ) - 2 с выхода второго мультиплексора 20 поступает на второй вход первого сумматора 22 на первьй вход которого поступает значение кода (т-). Результат сложения (т-1)+ + (1-1)-2 с выхода первого сумматора 22 поступает через вентильный узел 24 на выбор адреса данных оперативных запоминающих узлов 8 и 9 одного из сомножителей. Значение одного из сомножителей (вещественная и мнимая части) поступают в первый и второй входные регистры 1 и 2. Значение адреса второго сомножителя, извлекаемого из оперативных запоминающих узлов 8 и 9, получается в результате суммирования во втором сумматоре 23 кода второго счетчика 13 () с результатам, полученным на выходе первого сумматора 22. Значение (т-1 )-f( 1 - 1 )х2+2 i с выхода BTOporoi

сумматора 23 через вентильный узел 24 поступает на третьи входы адресных шин оперативных запоминающих узлов 8 и 9. Результаты перемножения двух комплексных сомножителей, поступающих с выходов оперативных 5 запоминающих узлов 8 и 9 через первый и второй входные резисторы 1 и . 2, - перемножители 3-6, осуществляющие так называемую операцию бабочка , через блок вентллей 7 заносятся

o в оперативные запоминающие узлы 8 и 9 на место извлеченных сомножителей. Таким образом, последовательно осуществляется расчет коэффициентов Фурье по алгоритму быстрого преобразования Фурье.

Быстродействие устройства достигается за счет того, что за один такт синхронизатора в устройстве получают значения адресов сомножителей данных

0 и адресов векторов поворота.

Анализатор спектра позволяет за один такт синхронизатора получить значения адресов сомножителей бабочка и адресов поворота, записанных в постоянном запоминающем узле

10, что значительно сокращает время

выбора адресов бабочка и векторов поворота, а, следовательно, и операций быстрого преобразования Фурье, в то время как в известном адреса данных генерируются за несколько тактов.

Это устройство, выполненное на интегральных схемах 155 серии, генеРируют адреса за 150-200 не и при N 512 размещается на одной печатной плате размером 180x240 мм.

Достоинством анализатора спектра является его компактность и быстродействие, которое по сравнению с известным выие в 1,7 раза.

Формула изобретения

Анализатор спектра, содержащий

первый и второй входные регистры, первый, второй, третий и четвертый перемножители, блок вентилей, первый и второй оперативные запоминающие

УЗлы, постоянный запоминающий узел, синхронизатор и первый счетчик, первый выход первого входного регистра соединен с первым входом первого перемножителя, выход которого подключен к первому входу блока вентилей, второй вход которого соединен с выходом второго перемножителя, первый вход которого подключен к первому выходу второго входного регистра, второй вход второго перемножителя соединен с первым входом третьего перемножителя и с первым выходом постоянного запоминающего узла, второй выход которого подключен к первому входу четвертого перемножителя и ко

второму входу первого перемножителя, второй выход первого входного регист ра соединен со вторым входом третьего перемножителя, .выход которого подключен к третьему входу блока вентилей, четвертым входом соединенного с выходом четвертого перемножителя, второй вход которого подключен ко второму выходу второго входного регистра, своим входом соединен ного с выходом первого оперативного запоминающего узла, первый вход кото рого подключен к первому выходу блок вентилей, второй вход блока вентилей соединен с первым входом второго опе ративного запоминакядего узла, выход которого подключен ко входу первого входного регистра, вторые входы первого и второго оперативного запоминающего узла соединены, соответственно, -с первым и вторым входами устройства, отличающийся тем, что, с целью повышения быстродействия устройства, в него введены второй и тЕ)етий счетчики, первый и второй компараторы, первый и второ дешифраторы, первый и второй мультиплексоры, блок вычитания, первый и второй сумматоры и вентильный узел, первый выход синхронизатора подключе к первому входу второго счетчика, выход которого соединен с первым входом первого компаратора, с первым входом первого сумматора и с первым входом первого мультиплексора, выход которого пбдключен ко входу постоянного запоминающего узла, выход первого компаратора соединен со.вторым входом второго счетчика и с первым входом третьего счетчика, выход которого подключен к первому входу второго мультиплексора и к первом входу второго компаратора, выход которого соединен со вторым входом третьего счетчика и со входом первого счетчика, выход которого подключен к первому входу блока вычитания, ко BTopaJM входам первого и второго мультиплексора и ко входу первого дешифратора, выход которого -соединен со вторым входом первого компаратора и с первым входом второго сумматора, выход второго мультиплексора подключен ко второму входу niepBoro сумматора, выход которого соединен со вторым входом второго сумматора и с первым входом вентильного узла, второй вход которого цодключен к выходу второго сумматора, второй выход синхронизатоРа соединен с третьим входом вентильного выход которого подключен к третьим эходо1М первого и второго оперативногр запоминающего узла, второй входблбка вычитания соединен с третьим входом устройства, выход блока вычитания через.второй дешифратор подключен ко. второму входу второго компаратора,г Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 470808, кл. G 06 F 9/20., 1975. 2.Патент США 3920978, кл. 6 06 F 15/34, 1976 (прототип).