(54) ДЕКОДИРУЮЩЕЕ УСТРОЙСТВО ДВОИЧНЫХ КОДОВ С КОРРЕКЦИЕЙ ОДИНОЧНЫХ ОШИБОК
название | год | авторы | номер документа |
---|---|---|---|
Устройство для декодирования циклических линейных кодов | 1984 |
|
SU1179548A2 |
Устройство передачи и приема информации для рассредоточенных объектов | 1974 |
|
SU549827A1 |
ДЕКОДИРУЮЩЕЕ УСТРОЙСТВО С ИСПРАВЛЕНИЕМОШИБОК | 1970 |
|
SU264774A1 |
Запоминающее устройство с обнаружением ошибок | 1983 |
|
SU1129655A1 |
Устройство для декодирования с коррекцией ошибок | 1985 |
|
SU1292189A1 |
УСТРОЙСТВО для ОБНАРУЖЕНИЯ ОШИБОК В ДИСКРЕТНЬ1Х СООБЩЕНИЯХ ПЕРЕМЕННОЙ ДЛИНЫ | 1967 |
|
SU198384A1 |
ДЕКОДИРУЮЩЕЕ УСТРОЙСТВО | 1970 |
|
SU265186A1 |
Система для передачи и приема дискретной информации | 1979 |
|
SU903850A1 |
Запоминающее устройство с коррекцией ошибок | 1985 |
|
SU1317484A1 |
Устройство для исправления ошибок в дискретной информации | 1980 |
|
SU951740A2 |
1
Изобретение относится к устройствам для обработки цифровых данных с исправлением ошибок путем контроля избыточности и может использоваться в вычислительной технике и телемеханических системах.
Известно декодирующее устройство двоичных, кодов с коррекцией одиночных ошибок, содержащее последовательно соединенные первый ключ и информационный регистр, а также два блока совпадения 1.
Однако известное декодирующее устройство имеет невысокое быстродействие.
Цель изобретения -, повышение быстродействия.
Цель достигается тем, что в декодирующее устройство двоичных кодов с коррекцией одиночных ощибок, содержащее последовательно соединенные первый ключ и информационный регистр, а также два блока совпадения, введены три ключа, два сумматора, два счетчика четности и проверочный регистр, выход которого подключен к первому входу первого сумматора, к второму входу которого и первому входу второго сумматора подключен выход информационного регистра, при этом входы второго, третьего и четвертого ключей объединены с
входом первого ключа, а выходы второго, третьего и четвертого ключей подсоединены соответственно к входу проверочного регистра, первого и второго счетчиков четности, выходы которых подключены к первому и 5 второму входам первого блока совпадения, выход которого подключен к первому входу второго блока совпадения, к второму входу которого подключен выход первого сумматора, а выход второго блока совпадения подключен к второму входу второго сумматора.
На чертеже представлена структурная электрическая схема предлагаемого декодирующего устройства в слу.чае декодирования четырехэлементного кода.
Декодирующее устройство двоичных ко5дов с коррекцией одиночных ошибок содержит первый 1, второй 2, третий 3 и четвертый 4 ключи, информационный регистр 5, проверочный регистр 6, первый 7 и второй 8 сумматоры (по модулю два) первый 9 и второй 10 счетчики четности, блоки 11 и 12 совпадения.
Предлагаемое устройство работает следующим образом. Сформированный кодирующим устройством (не пpeдctaвлeн) комбинированный код (с четным числом единиц и инверсный) образованный частями кода (С + ) и (С+2.6;) с четным чflicлoм единиц, где С - единица или нуль, aj. - информационное значение ,б1 - проверочное значение, i 2,4,6,...2n(n 1, 2, 3, ...). передается через линию связи на вход декодирующего устройства. В декодирующем устройстве информация распределяется следующим образом. В течение (1-4)-тактов первый ключ 1 открыт и. информационные значения ai. переносятся в информационный регистр 5, а в течение (6-9) -тактов открыт второй ключ 2 и проверочные значения в;., инверсные значениям а;, переносятся в проверочный регистр 6. Во время (1-5)-тактов информационные значения а и значение С подаются на счетный вход первого счетчика 9 четности через открытый третий ключ 3, а во время (5-9)-тактов проверочные значения Bi, и значение С подаются на счетный вход второго счетчика 10 четности через открытый четвертый ключ 4. Если части кода С и содержат четное число единиц, то оба счетчика 9 и 10 четности находятся в состоянии «О, а, если нечетное, то - в состоянии «1. В последующие (10-13)-такты информация списывается с информационного 5 и проверочного 6 регистров. Если в коде нет ощибок или есть одна ощибка в одном из значений в, или С, то счетчики четности находятся в состояниях «00, «01 или «И, т. е. в указанных состояниях на выходе блока 11 совпадения сигнал равен нулю и второй блок 12 совпадения закрыт. Поэтому информация из информационного регистра 5 передается на выход через второй сумматор 8 без изменений. ЕСЛИ ощибка в одном из значений части кода ai то состояние счетчиков 9 и 10 четности равно «10. На выходе первого блока 11 совпадения сигнал равен «1 и второй блок 12 совпадения открыт. В этом случае информация из информационного регистра 5 также передается на выход через второй сумматор 8.. Одновременно с этим информация с информационного 5 и проверочного б регистров передается на входы первого сумматора 7. При отсутствии ощибок в частях кода а; и в;, на входах первого сумматора 7 сигналы имеют значения «01 или «10, значит на инверсном выходе первого сумматора 7 сигнал равен «О. Когда передается информация а, содержащая ощибку в одном из элементов, на входах первого сумматора 7 сигналы имеют значения «00 или «11. Таким образом, на выходе этого сумматора сигнал равен «1 Эта единица передается через второй блок 12 совпадения на вход второго сумматора 8. В этом случае, если на вход второго сумматора 8 подается «1, на выходе его - «О, а, если на вход подается «О - на выходе «1, т. е. происходит исправление ощибки. Устройство функционирует аналогично, если i 6, 8..., 2п. Отличие заключается лищь в режимах управления ключами. Например, если 1 6, то первый ключ 1 должен быть открыт в течение (1 ) -тактов, второй ключ 2-(7-13)-тактов, третий ключ 3-(1-7)-тактов и четвертый ключ 4-(7-13)тактов. Предлагаемое декодирующее устройство, по сравнению с известным, имеет повыщенное быстродействие и проще в выполнении. Формула изобретения Декодирующее устройство двоичных кодов с коррекцией одиночных ошибок, содержащее последовательно соединенные первый ключ и информационный регистр, а также два блока совпадения, отличающееся тем, что, с целью повыщения быстродействия, введены три ключа, два сумматора, два счетчика четности и проверочный регистр, выход которого подключен к первому входу первого сумматора, к второму входу которого и первому входу второго сумматора подключен выход информационного регистра, при этом входы второго, третьего и четвертого ключей объединены с входом первого ключа, а выходы второго, третьего и четвертого ключей подсоединены соответственно к входу проверочного регистра, первого и второго счетчиков четности, выходы которых подключены к первому и второму входам первого блока совпадения, выход которого подключен к первому входу второго блока совпадения, к второму входу которого подключен выход первого сумматора, а выход второго блока совпадения подключен к второму входу второго сумматора, Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР № 363979, кл. G 06 F 11/08, 1971.
Выход
J
Авторы
Даты
1981-03-23—Публикация
1979-05-11—Подача