Устройство приоритета Советский патент 1981 года по МПК G06F9/50 

1

Изобретение относится к области вычислительной техники и может использовано в цифровых вычислительных машинах, обрабатывающих сообщения от множества независимых источников.

Известно устройство l для . определения приоритетности управляющих сигналов, содержащее два М-разрядных регистра, элементы И, НЕ и. ИЛИ.

Недостаток этого устройства заключается в сложности схемы и больших затратах оборудования.

Наиболее близким к данному изобретению является устройство приоритета QsQ , содержащее узлы анализа состояния канала по числу источнико з.апросов, соединенные первым входом с соответствующим входом запроса устройства, а первым выходом - с соответствующим выходом идентификации источника устройства, группа входов блокировки каждого узла анализа, состояния канала соединена соответственно со вторыми выходами всех более старишх по приоритету узлов анализа состояния каНсша, элемент ИЛИ, выход которого соединен с первым входом элемента И

выход которого подключен к- управляющему выходу устройства, входы эле- i мента ИЛИ подключены к первым выходам соответствующих узлов аналаза состояния канала, элемент НЕ, дополнительные элементы И, дешифратор, элемент задержки и дополнительный элемент ИЛИ, -причем входы

дешифратора соед инены соответственно с входами элемента ИЛИ, инверсный выход дешифратора соединен со вторым входом элемента И, прямой выход дешифратора подключен к выходу неисправности и первому входу дополнительного элемента ИЛИ, выход которого соединен со вторыми входами узлов анализа состояния канала, третьи входы которых соединены через элемент НЕ с выходом элемента ИЛИ, четвёртый вход и первый выход каждого узла анализа состояния канала соединены соответственно с выходом и первым входом одноименногм дополнительного элемента И, вторые входы дополнительных элементов И подключены ко входу гаыения устройства и входу элемента задержки, выход которого связан со вторым входом элемента ИЛИ. Каждый узел анализа состояния канала содержит два триггера и элемент И, причем единичный и нулевой входы первого триггера соединены соответственно с первым и четвертым входами узла, нулевой и единичный выходы первого триггера подключены соответственно ко второму выходу узла :и первому входу элемента И, второй вход которого соединен соответственно с третьим входом узла и единичным входом второго триггера, нулевой вход и выход второго триггера подключены соответственно ко второму входу и первому выходу узла, группа входов блокировки которого соединена с соответствующими входами элемента И.

Недостаток этого устройства состоит в его сложности и большом объем оборудования, необходимом при увеличении числа источников запросов, В частности, с ростом числа источников линейно растет число входов элементов И и число выходных триггеров в узлах анализа состояния каналов.

Целью изобретения является упрощение устройства и снижение аппаратурных затрат.

Поставленная цель достигается тем, что в устройство, содержащее М узлов анализа состояния канала, первые входы которых являются .соответствующими входами запросов устройства, а вторые входы подключены ко входу дброса устройства, и выходной регистр, выходы которого соединены с соответствующими выходами адреса источника устройства и с соответствующими входами элемента ИЛИ, выхо которого является управляющим выходом устройства, первый и второй управляющие входы выходного регистра являются соответственно входами разрешения записи и гашения устройства введены шифратор, выходы которого, подключены к соответствующим информационным входам выходного регистра а входы - к первым выходам соответствующих узлов анализа состояния канала, каждый из которых третьим входом соединен с соответствующим входом сброса от источника устройст ва, а четвертый вход 1-го узла анализа состояния канала подключен ко второму выходу i-1-го узла анализа состояния канала (,M), четвертый вход первого узла анализа состояния канала является входом пуска усройства. Кроме того, узел анализа состояния канала содержит триггер, единичный, нулевой и установочный входы которого являются соответствено nepBfciM, вторым и третьим входами узла, а единичный выход подключен к : первому входу элемента И-НЕ, второй вход которого соединен с четвертым входом узла и первыми входом элемента И, вторым входом соединенным с выходом элемента И-НЕ и первым выходом узла, а выходом - со вторым выходом узла.

На чертеже представлена блок-схема устройства, содержащая выходной регистр 1, элемент ИЛИ 2, шифратор 3, , узлы 4 анализа состояния канала,включающие триггер 5, элемент И-НЕ б и элемент И 7, входы 8 запросов устройства, входы 9 сброса от источника устройства, вход 10 сброса устройства, входы разрешения 11 з.аписи и гашения 12 устройства, управляющий выход 13 устройства, выходы 14 адреса источника устройства и выход 15 пуска устройства..

Устройство работает следующим об5 разЪм.

В исходном состоянии триггеры 5 и выходной регистр 1 сброшень, на выходах элементов И-НЕ б присутствуют единичные сигналы, так как на ёди0 ничных выходах триггеров 5 нулевой . сигнал.

При поступлении единичного сигнала на вход 15 устройство готово к работе. Сигнал на входе 15 транслируется 5 через все элементы И 7, подготавливая элементы И-НЕ 6 к срабатыванию.

Источники, требующие обслуживания, выставляют на входы 8 единичные сигQ налы, по которым триггеры 5 соответствующих этим источникам узлов 4 переходят в.единичное состояние, подавая на первые входы своих элементов И-НЕб единичный сигнал. Наличие на дэух входах этих элементов

И-НЕ единичных сигналов приводит к появлению нулевых сигналов на их выходах и блокировке элементов И 7, причем подача нулевого Ьигнала на один вход элемента И-НЕ 7 любого узла 5 вызывает блокировку всех элементов И-НЕ б и И 7 узлов 4, имеющих более низкие приоритеты. Таким обра- зом, наиболее старший по приоритету узел 4 (по чертежу наиболее левый из

5 всех выставивших сигналы на входы 8) заблокирует все остальные узлы 4, находящиеся правее его путем выдачи нулевого сигнала на втором выходе. Одновременно нулевой сигнал с первоQ го выхода этого узла поступит на шифратор 3, с выхода которого адрес выбранного источника поступит на входы выходного регистра 1. При поступлении сигнала на вход 11 этот адрес будет записан в выходной регистр, о чем поступит сигнал на выход 13. После завершения чтения адреса источника триггер 5 источника может быть сброшен сигналом на входе 9, что обеспечит снятие блокировки и

0 захват входа шифратора 3 наиболее старшим по приоритету источником из числа выставивших запросы.

Завершив обслуживание источника после гашения выходного регистра 1

5 и выдачи сигнала на входе 11, Нс чинается обслуживание запроса очередного источника. Таким образом, устройство более простыми средствами обеспечивает приоритетный выбор и выдачу адреса старшего по приоритету из запросивших источников. Кроме того, с увеличением числа источников число разрядов выходного регистра и шифратора растет медленее, чем в известном устройстве. . Формула изобретения 1, Устройство приоритета, содержа щее М узлов анализа состояния канала, первые входы которых являются соответствующими входами запросов устройства, а вторые входы подключен ко входу сброса устройства, и выходной регистр, выходы которого соединены с соответствующими выходами адреса источника устройства и с соответствующими входами элемента ИЛИ, выход которого является управляющим выходом устройства, первый и второй управляющие входы выходного регистра являются соответственно входами разрешения записи и гашения устройства отличающееся тем, что, с целью упрощения устройства и снижения аппаратурных затрат, в него введен шифратор, выходы-которого под ключены к соответствующим информационным входам выходного регистра, а входы - к первым выходам соответствующих узлов анализа состояния канала, каждый из которых третьим входом соединен с соответствующим входом сброса от источника устройства, а четвертый вход i-ro узла анализа состояния канала подключен ко второму выходу .-ro узла состояния канала (i 1,М), четвертый вход первого узла анализа состояния канала является входом пуска устройства. 2. Устройство по П.1, о т л ичающееся тем, что узел анализа состояния канала содержит триггер, единичны., нулевой и установочный входы которого являются соответственно первым, вторым и третьим входами узла, а единичный выход подключен к первому входу элемента И-НЕ, второй вход которого соедин.ен с четвертым входом узла и первым входом элемента И, вторым входом соединенным с выходом элемента И-НЕ и первым выходом узла, а выходом - со вторым выходом узла. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 249770, кл. G Об F 9/18, 1968. 2.Авторское свидетельство СССР по заявке. № 2355327/18-24, кл. G 06 F 9/18, 1976 (прототип).