Устройство маршрутизации Советский патент 1991 года по МПК G06F15/173 

Изобретение относится к вычислительной технике и технике связи и может быть использовано при проектировании устройств обработки данных и построения узлов коммутации на сетях передачи дискретной информации.

Цель изобретения - повышение пропускной способности и надежности сети путем равномерного перераспределения нагрузки.

На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг. 2 -схема маршрутизации сети; на фиг. 3 - функциональная схема блока управления; на фиг. 4 - функциональная схема блока перегрузки; на фиг. 5 - функциональная схема блока ввода-вывода; на фиг 6 - функциональная схема блока памяти рельефов, на фиг. 7 - функциональная схема блока контроля перегрузки; на фиг. 8 - функциональная схема блока памяти оптимальных маршрутов; на

фиг. 9 - функциональная схема блока памяти признаков; на фиг. 10 - функциональная схема блока анализа; на фиг. 11 - функциональная схема демультиплексора; на фиг 12 - функциональная схема блока дешифрации.

Устройство (фиг 1) содержит блок 1 ввода-вывода, мультиплексор 2, демультиплек- сор 3, генератор 4 тактовых импульсов, блок 5 управления, блок 6 дешифрации, блок 7 перегрузки, блок 8 памяти рельефов, блок 9 сравнения рельефов, блок 10 памяти оптимальных маршрутов, блок 11 памяти признаков, блок 12 анализа и блок 13 контроля нагрузки.

Устройство имеет (п + 1) информационных входов 14, подключенных к мультиплек-. сору 2, (п + 1) информационных выходов 15, подключенных к демультиппексору 3, п входов 16 окончания обслуживания запросов, вход 17 уровня максимальной нагрузки,

о ю ел

СА)

го ю

вход 18 уровня минимальной нагрузки, подключенный к блоку 13 контроля нагрузки, выход 19 запроса освобождения ресурса (канала), подключенный к блоку 12 анализа, адресный выход 20, подключенный к блоку 1 ввода-вывода, п тактовых выходов 21, подключенных к генератору тактовых импульсов, п выходов 22 маршрутизации запроса, подключенных к блоку 13 контроля нагрузки.

Выходами 19,20,21 i-21n, и входами 16i-16n, 17 и 18 устройство соединено с устройством управления ресурсами (не показано).

Блок 5 управления (фиг. 3) содержит триггер 23 сканирования, единичным входом подключенный к входу 24 разрешения сканирования, счетчик 25 адреса, элемент ИЛ И 26, элемент И 27, шифратор 28, первую группу элементов И 29, элемент 30 задержки, дешифратор 31, регистр 32, вторую группу элементов И 33 и выходы 34.

Блок 7 перегрузки (фиг. 4) включает п- разрядный регистр 35, выходы 36i-36n перегрузки, первую группу из п элементов И 37, вход 38 восстановления маршрутизации, первый элемент И/Ш 39, выход 40 разрешения восстановления, вторую группу из п элементов И 41, входы 42i-42n рассасывания перегрузки, второй элемент ИЛИ 43 и входы суммирования нагрузок.

Блок 1 ввода-вывода (фиг. 5) имеет входной регистр 45, информационный вход 46, выход 47, выходной регистр 48, информационный выход 49, элемент И 50. первый элемент НЕ 51, вход 52 занятости, второй элемент НЕ 53, вход 54 сканирования, третий элемент НЕ 55, вход 56 формирования перегрузки, шифратор 57 команд, вход 58 разрешения восстановления и элемент ИЛИ 59.

Блок 8 памяти рельефов (фиг. 6) содержит п групп по гл (т - количество узлов сети) регистров 60, п групп по гл элементов И 61 в каждой группе, вход 62 разрешения записи, дешифратор 63 адреса, элементы ИЛИ 64 и информационные входы .

Блок 13 контроля нагрузки (фиг. 7) включает п накапливающих регистров 66i-66n, группу схем сравнения, первую группу элементов И 68i-68n, входы 69i-69n разрешения сравнения нагрузок, вход 70 разрешения запроса, схему 71 выбора минимальной нагрузки, вторую группу элементов И 72i-72n. элемент ИЛИ 73, схему 74 сравнения, первый элемент И 75, выход 76 трансляции, второй элемент И 77, выход 78 установки перегрузки, третью группу элементов И 791-79п и элементы 80г 80П задержек.

Блок 10 памяти оптимальных маршрутов (фиг. 8) имеет п групп по m триггеров 81, первые п групп по m элементов И 82, вход 83 ветвления, вторые п групп по m элементов И 84, п информационных входов 85, третьи п групп по m элементов И 86 в каждой группе, четвертые п групп по m элементов И 87 в каждой группе, вход 88 разрешения считывания, дешифратор 89 адреса, первую

0 группу элементов ИЛИ , выходы 911-91п инверсной маршрутизации, вторую группу элементов ИЛИ 92i-92r и выходы 93i-93n маршрутизации.

Блок 11 памяти признаков (фиг. 9) со5 держит гл триггеров 94 признака перегрузки, m триггеров 95 признака ветвления, первую группу из m элементов И 96, первую группу элементов 97i-97m задержки, вторую группу из m элементов И 98, вторую

0 группу элементов 99i-99m задержки, третью группу из m элементов И 100, третью группу элементов 101i-101m задержки, четвертую группу из m элементов И 102, четвертую группу элементов 103i-103m

5 задержки, пятую группу из m элементов И 104, шестую группу из m элементов И 105, седьмую группу из m элементов И 106, восьмую группу из m элементов И 107, первый элемент ИЛИ 108. единичный выход 109

0 признака перегрузки, второй элемент ИЛИ 110, третий элемент ИЛИ 111, нулевой выход 112, четвертый элемент ИЛИ 113, дешифратор 114 адреса, пятый элемент ИЛИ 115, вход 116 разрешения переполнения,

5 первый элемент И 117, шестой элемент ИЛИ 118, седьмой элемент ИЛИ 119, второй элемент И 120, восьмой элемент ИЛИ 121, третий элемент И 122, четвертый элемент И 123, пятый элемент И 124 и девятый элемент

0 ИЛИ 125.

Блок 12 анализа (фиг. 10) включает схему 126, приоритета, выходы кратчайших направлений, первую группу из п элементов И 128, вторую группу из п эле5 ментов И 129, группу из п элементоб НЕ 130. третью группу из п элементов И 131i-131n. первый элемент ИЛИ 132, второй элемент ИЛИ 133, первый элемент И 134, элемент НЕ 135, вход 136 коррекции, второй элемент

0 И 137, третий элемент И 138, вход 139 запроса, третий элемент ИЛИ 140, четвертый элемент И 141, четвертый элемент ИЛИ 142, пятый элемент И 143, элемент НЕ 144, шестой элемент И 145, пятый элемент ИЛИ 146,

5 шестой элемент ИЛИ 147, вход 148 блокировки, седьмой элемент И 149, четвертую группу элементов И 150i-150n.

Демультиплексор 3 (фиг. 11) образуют группа из п элементов ИЛИ 151, группа из п элементов И 152, элемент И 153, элемент

154 задержки, элемент ИЛИ 155 и элемент 156 задержки.

Блок дешифрации (фиг. 12) содержит дешифратор 157, выходом подключенный к кодовому входу 47, первым выходом подключенный к входу 54 сканирования, вторым выходом подключенный к выходу 38 восстановления маршрутизации, третьим выходом подключенный к выходу 136 коррекции, четвертым выходом подключенный к выходу 139 запроса, и элемент ИЛИ 158, входом подключенный к первым трем выходам дешифратора 157, а выходом - к выходу 148 блокировки.

Устройство реализует процесс блокировки и перераспределения нагрузки, связанный с кратковременной перегрузкой ветви, Предполагается, что рельефы и соответствующие им деревья кратчайших направлений маршрутов сформированы, а информационный обмен осуществляется по кратчайшим маршрутам,

Устройство маршрутизации работает следующим образом.

По информационным входлм 14i-14n+i в устройство поступают сообщения, кото-, рые поочередно в соответствии с последовательностью тактовых импульсов, вырабатываемой генератором 4 и поступающей по входам 21i-21n+i на мультиплексор 2, коммутируются на информационный выход мультиплексора 2 и по входу 46 поступают в блок 1 ввода-вывода. Кодовая и адресная части принятого сообщения по I- му 0 1, 2,... п+1) входу заносятся в регистр 45 приема блока 1 ввода-вывода, откуда они по входам 47 и 20 поступают соответственно на блок 6 дешифрации и адресные входы блока 8 памяти рельефов, блока 10 памяти оптимальных маршрутов и блока 11 памяти признаков. В блоках 10 и 11 адрес поступает соответственно на дешифраторы 89 и 114 адреса и считывает содержимое соответствующих триггерных ячеек 81 и 94. Считанный элементами И 86 код оптимального маршрута через элементы ИЛИ 92i-92n поступает по входам 93i-93n на блок 12 анализа, по входам на который из блока 7 перегрузки поступает инверсный код перегрузки. С помощью элементов И 128i 128п блока 12 анализа осуществляется поразрядное маскирование считан ной триг- герной ячейки блока 10 памяти оптимальных маршрутов регистром 35 перегрузки блока 7 перегрузки. Если все единичные разряды считанной триггерной ячейки блока 10 замаскированы регистром 35 (все выходные направления перегружены), то на выходе элемента НЕ 144 формируется единичный потенциал, который поступает на

первый вход элемента И 143. Если в кодовой части принятого сообщения содержится код запроса, то на выходе 139 дешифратора 157 кода блока 6 устанавливается единичный 5 потенциал, который поступает на второй вход элемента И 143. В блоке 11 памяти признаков хранится признак переполнения. Единичное состояние признака переполнения указывает на то,

0 чтосоответствующий ему оптимальный маршрут был перегружен, нулевое состояние признака переполнения указывает на то, что соответствующий ему оптимальный маршрут имел запас по нагрузке. Предполо5 жим, что выбранный по принятому адресу оптимальный маршрут имел запас по нагрузке. Нулевое состояние выбранного дешифратором 114 адреса триггера 94j перегрузки (j 1, 2m) считывается эле0 ментом И 106j и через элемент ИЛИ 111 транслируется на выход 112. На нулевом выходе 112 признака перегрузки блока 11 памяти признаков формируется единичный потенциал, который поступает на третий

5 вход элемента И 143, включает его и на выходе 56 элемента ИЛИ 146 формируется единичный потенциал формирования перегрузки, который поступает на шифратор 57 команд и элемент НЕ 55 блока 1 ввода-вы0 вода. На выходе шифратора 57 команд формируется код перегрузки, который через элемент ИЛИ 59 поступает на кодовую часть выходного регистра 48. Элемент55 нулевым выходным потенциалом отключает элемент

5 И 50, блокируя трансляцию принятого кода запроса на выходной регистр 48. Сформированное в регистре 48 сообщение, содержащее код перегрузки и адрес узла-адресата, по информационному выходу 49 поступает.

0 на демультиплексор 3. Единичный потенциал формирования перегрузки с выхода элемента ИЛИ 146 блока 12 анализа через элемент ИЛИ 147 блокирует схему 126 приоритета, по выходу 56 поступает на элемент

5 ИЛИ 115 блока 11 памяти признаков и включает элемент ИЛИ 121. На выходе элемента ИЛИ 121 формируется единичный потенциал разрешения считывания, который по входу 88 поступает на элементы И 87i-87n

0 блока 10 памяти оптимальных маршрутов и разрешает считывание нулевых разрядов выбранной триггерной ячейки 92. Считанные разряды инверсной маршрутизации через элементы ИЛИ 90i-90n по входам

5 911-91п инверсной маршрутизации поступает на элементы ИЛИ 151i-151n демуль- типлексора 3 и включает соответствующее элементы И 152i-152n. Элементы И 152i 152П стробируются тактовыми импульсами, собираемыми элементом ИЛИ 155. Элемент 154 задержки служит для блокировки просечек в переходной период. Сформированное служебное сообщение, содержащее код переполнения и адрес узла адресата, транслируется по выходным направлениям 15i-15n, инверсным оптимальной маршрутизации, или по направлениям распространения волны формирования рельефа. Каждое выходное направление (ветвь) содержит U каналов связи (ресурсов), из которых А (Д Q) каналов используются для информационного обмена, a Q - А каналов зарезервированы для передачи служебных сообщений. Одновременно единичный потенциал формирования перегрузки через элемент ИЛИ 115 блока 11 памяти признаков включает выбранный дешифратором 114 адреса элемент И 98j и через элемент 99j задержки устанавливает в 1 триггер 94j признака перегрузки. Если замаскированы не все единичные разряды считанной триггерной ячейки блока 10, то на выходах 69i-69n формируются потенциалы разрешения сравнения рельефов, на выходе элемента ИЛИ 142 формируется единичный потенциал, который включает элемент И -145. В результате на выходе 70 блока 12 анализа формирования единичный потенциал разрешения запроса, который поступает на первые входы элементов И 68i-68n блока 13 контроля нагрузки. На рторые входы указанных элементов по входам поступают потенциалы разрешения сравнения нагрузок, подключающие выходы соответствующих накапливающих регистров блока 13 контроля нагрузки к входам схемы 71 выбора минимальной нагрузки. На выходах элементов И 70 формируется код текущей минимальной нагрузки, который через элемент ИЛИ 73 поступает на вход схемы 74 сравнения, на второй вход которой по входу 17 поступает код уровня максимальной нагрузки А , Если код текущей минимальной нагрузки меньше кода уровня максимальной нагрузки, то на выходе Меньше схемы 74 сравнения формируется единичный потенциал, который включает выбранной схемой 71 срэвнения элемент И 79|. На выходе элемента И 79i формируется единичный потенциал маршрутизации запроса, который с задержкой на такт элементом 80| задержки поступает на вход прибавления единицы накапливающего регистра 66i, одновременно единичный потенциал маршрутизации запроса с выхода элемента И 79i по входу 22i поступает на демультиплексор 3. Принятое блоком 1 ввода-вывода сообщение запроса транслируется демультиплексором 3 по i-му минимально загруженному направлению. Единичный потенциал Меньше с выхода схемы 74 сравнения блока 13 контроля нагрузки поступает на управляющий вход

элемента И 77, на выходе элемента И 77 формируется единичный потенциал трансляции, который по входу76 поступает на вход элемента ИЛИ 147 блока 12 анализа и блокирует выдачу единичных потенциалов

кратчайших направлений схемы 126 приоритета,

Кроме того, устройство маршрутизации по входам 22 и 20 направляет в устройство управления ресурсами (не показано) запрос

на резервирование одного из А каналов связи 1-го выходного направления. Код запроса и требуемое выходное направление однозначно определяются единичным потенциалом на соответствующем выходе 22i,

по адресным выходам 20 транслируется адрес абонента, запрашивающего канал связи 1-й ветви. Если код текущей минимальной нагрузки больше или равен коду уровня максимальной нагрузки Д , то на выходе Больше или равно схемы 74 сравнения формируется единичный потенциал, который включает элемент И 77. На выходе элемента И 77 формируется единичный потенциал установки перегрузки, который

по входу 78 поступает на управляющие входы элементов И 150i-150n блока 12 анализа. На информационные входы этих элементов с выходов элементов И 128i-128n поступает единичный потенциал разрешения сравнения нагрузок. На выходах элементов И формируются потенциалы суммирования нагрузок, которые по входам 44i- 44П поступают на единичные входы регистра 35 перегрузки блока 7 перегрузки.

Одновременно единичный потенциал установки перегрузки по входу 78 поступает на элемент ИЛИ 146 блока 12 анализа. На входе элемента ИЛИ 146 формируется единичный потенциал формирования перегрузки,

5 который по входу 56 поступает на шифратор 57 команд и элемент НЕ 55 блока 1 ввода- вывода. Происходит блокировка принятого кода запроса и формирование служебного сообщения перегрузки, которое по инфор0 мационным выходам 49 направляется в демультиплексор 3 и транслируется из него по зарезервированным служебным каналам инверсных направлений маршрутизации, формируемых на выходах 91i-91n блока 10

5 памяти оптимальных маршрутов.

Кроме того, единичный потенциал формирования перегрузки по входу 56 поступает на элемент ИЛИ 115 блока 11 памяти признаков и устанавливает в 1 выбранный

дешифратором 114 адреса триггер 94j при- знака перегрузки через элемент И 98j и элемент 99j задержки. Предположим, что требуемый оптимальный маршрут перегружен, тогда единичное состояние триггера 94j признака перегрузки блока 11 памяти памяти признаков считывается элементом И 104j и на выходе элемента ИЛИ 108 формируется единичный потенциал признака перегрузки, который поступает по входу 109 на первые входы элементов И 141 и 138 блока 12 анализа. Если сообщение запроса поступило в устройство по информационному входу14n-H от собственного абонента, то на выходе элемента И 138 формируется единичный потенциал занятости, который по входу 52 поступает на шифратор 57 команд и элемент НЕ 51 блока 1 ввода-вывода. На выходе шифратора 57 команд формируется код занятости, который через элемент ИЛИ 59 занятости поступает в кодовую часть выходного регистра 48. Одновременно нулевым потенциалом с выхода элемента НЕ 51 блокируется принятый входным регистром 45 код запроса. Сформированное в регистре 48 служебное сообщение, содержащее код занятости и адрес запрашиваемого узла, по информационному выходу 49 поступает на информационные входы элемента И 153 демультиллексора 4, на управляющий вход которого через элемент 154 задержки по входу 52 поступает единичный потенциал занятости. Длительность задержки элемента 154 выбирается такой, чтобы согласовать по времени информационные и управляющий сигналы и таким образом исключить просечки на выходе элемента И 153. Таким образом, сформированное служебное сообщение занятости направляется по (п+1)-му выходному направлению в собственный абонент и информирует его о кратковременной занятости требуемого оптимального маршрута. Абонент в ответ на сообщение занятости должен снять свой запрос и повторить его через некоторое время.

Если сообщение запроса поступило в устройство по транзитному информационному входу 14;, то на выходе элемента ИЛИ 140 блока 12 анализа формируется единичный потенциал, который включает элемент И 141, на выходе элемента 146 формируется единичный потенциал формирования перегрузки. Этот потенциал по входу 50 поступает на блок 1 ввода-вывода, где блокирует код запроса и формирует служебное сообщение перегрузки, которое транслируется демультиплексором 3 по служебным каналам инверсных направлений маршрутизации.

Служебное сообщение, содержащее код перегрузки и адрес узла признака, поступает в текущее устройство маршрутизации по i-му входу 14j и через мультиплексор 5 2 заносится в регистр 45 блока 1 ввода-вывода. Кодовая часть принятого сообщения по входу 47 поступает на блок 6 дешифрации. На выходе 136 дешифратора 157 команд формируется единичный потенциал

0 коррекции, который поступает на вход элемента И 158 и формирует на его выходе единичный потенциал блокировки. Потенциал блокировки по входу 148 поступает на элемент ИЛИ 147 блока 12 анализа и с его

5 выхода блокирует работу схемы 126 приоритета. Адресная часть принятого блоком 1 ввода-вывода сообщения по адресному входу 20 транслируется в блок 11 памяти признаков и поступает на дешифратор 114

0 адреса. На j-м выходе дешифратора 114 адреса формируется единичный потенциал, который открывает соответствующие элементы И 104|, 106j и считывает состояние триггера 94j признака перегрузки.

5Если триггер 94j находился в нулевом

состоянии, то на нулевом выходе 112 признака перегрузки формируется единичный потенциал, который поступает на вход элемента И 149 блока 12 анализа и формирует

0 на его выходе единичный потенциал запроса освобождения ресурса. Этот потенциал по выходу 19 в сопровождении соответствующего тактового импульса 21| и адреса j-ro узла абонента, транслируемого по входу 20,

5 поступает на устройство управления ресурсами, которое освобождает занятый на этапе запроса ресурс (канал связи), соответствующий i-му направлению и j-му узлу абонента. Освобождение предвари-.

0 тельно занятого на этапе запроса ресурса сопровождается формированием устройством управления ресурсами соответствующего потенциала окончания обслуживания запроса, который по входу 16 поступает на

5 вычитающий вход накапливающего регистра 66 блока 13 контроля нагрузки.

По принятому адресу узла-приемника j дешифратор адреса блока 10 памяти оптимальных маршрутов формирует единичный

0 потенциал на своем j-м выходе и с помощью

элементов И 86 (1 1,2п) считывает -ю

триггерную ячейку 81 памяти оптимальных маршрутов. Потенциалы маршрутизации, соответствующие выходным оптимальным

5 направлениям из данного узла в j-й узел, с выходов элементов ИЛИ 92i-92n по входам поступают на первые входы элементов И 128i-128n, 129i-129n, 131i-131nи входы схемы 126 приоритета блока 12 анализа. Если в J-й ячейке 81 памяти оптимальных

маршрутов записано более чем одна единиц, то данный узел j-ro дерева оптимальных путей помечается единичным признаком ветвления. Условие ветвления выявляется с помощью элементов И 129i- 129П, 131i-132n, HE 1301-130пиИЛИ 132 и 133. Если имеется ветвление, то на выходах элементов ИЛИ 132 и 133 устанавливаются единичные потенциалы, которые включают элемент И 137, и на его выходе формируется единичный потенциал ветвления. Потенциал ветвления по входу 83 поступает на управляющие входы элементов И 102i-102m блока 11 памяти признаков и через элемент 103 задержки на такт записывает единицу в выбранный дешифратором 114 адреса j-й триггер 95 признака ветвления, Одновременно единичный потенциал ветвления по входу 83 поступает на управляющие входы элемента И 82 блока 10 памяти оптимальных маршрутов и выбранный дешифратором 89 адреса триггер 81Ji, находящийся на 1-м входном направлении, определяемом тактовым импульсом 21j. Если в j-й триггер- ной ячейке 81 памяти оптимальных маршрутов записана одна единица и она расположена по i-му направлению поступления служебного сообщения перегрузки, определяемому тактовым импульсом 21i, то на выходе элемента ИЛИ 133 формируется единичный потенциал, а на выходе элемента ИЛИ 132 присутствует нулевой потенциал, который, инвертируясь элементом НЕ 135, включает элемент И 134. На выходе элемента И 134 формируется единичный потенциал разрешения переполнения, который по входу 116 поступает на вход элемента ИЛИ 115 блока 11 памяти признаков и через элемент И 98) и элемент 99j задержки на такт устанавливает в 1 триггер 94j признака перегрузки. Одновременно единичный потенциал разрешения переполнения через элемент ИЛИ 115 поступает на вход элемента ИЛИ 121, на выходе которого формируется единичный потенциал разрешения считывания. Этот потенциал по входу 88 поступает на элементы И 87 блока 10 памяти оптимальных маршрутов и разрешает считывание инверсных состояний выбранной дешифратором 89 j-й триггерной ячейки 82. Состояния инверсной маршрутизации, формируемые на выходах элементов ИЛИ . по входам 91 i-91n поступают на элементы ИЛИ 1511- 151П демультиплек- сора 3 и определяют выходные направления трансляции принятого служебного сообщения перегрузки. Если j-й признак ветвления находится в единичном состоянии, то данное состояние триггера 95j через элемент И 105j и элемент ИЛИ 110 блока 11 памяти

признаков включит элемент И 124 и на выходе элемента ИЛИ 125 формирует единичный потенциал разрешения записи, который по входу 62 поступает на управляющие входы элементов И 61 блока 8 памяти рельефов. Выбранное дешифратором 63 адреса содержимое регистровых ячеек 60 через элементы ИЛИ 64-|-64п по входам поступает на блок 9 сравнения рель0 ефов; формируются потенциалы маршрутизации. Происходит восстановление исходного состояния j-й триггерной ячейки памяти оптимальных маршрутов по соответствующему ее рельефу, хранящемуся в блоке

5 8 памяти рельефов. Кроме того, единичный потенциал с выхода элемента И 124 через элемент И 119 поступает на выбранный элемент И 100) и через элемент 101) задержки на такт устанавливает в О триггер 95) при0 знака ветвления. Таким образом, процесс распространения служебного сообщения перегрузки, вызванный перегрузкой произвольной ветви сети, направленно движется вверх по инверсному дереву оптимальных

5 маршрутов и заканчивается в точках (узлах) ветвления или на граничных узлах. При этом в узлях ветвления осуществляется кратковременное отключение перегруженных выходных направлений, а остальные узлы,

0 расположенные в зоне действия перегрузки, помечаются признаком перегрузки. Если узел ветвления целиком попал в зону действия перегрузки, то он помечается признаком перегрузки, и возобновляется про5 цесс трансляции служебного сообщения перегрузки вверх по инверсному дереву маршрутизации. Если занятый ресурс (канал) i-ro направления освободился, то на соответствующем входе 16i появляется еди0 ничный потенциал окончания обслуживания запроса, который поступает на вычитающий вход накапливающего регистра 66i блока 13 нагрузки и уменьшает его содержимое на единицу. Схема 67| сравнения сравнивает

5 код, хранящийся в регистре 66i, с кодом уровня минимальной нагрузки 5() , поступающим по входам 18;от устройства управления ресурсами (не показана).

При достижении счетчиком 66i нижнего

0 порога i нагрузки на выходе 42i схеМы 67i сравнения формируется единичный потенциал рассасывания нагрузки, который по входу 42j поступает на элемент И 41 блока 7 перегрузки. Если i-й разряд регистра 35

5 находится в состоянии 1, то на выходе элемента И 41; формируется единичный потенциал, который устанавливает в О 1-й разряд регистра 35 и формирует на выходе элемента ИЛИ 43 единичный потенциал разрешения сканирования, который по входу 24 поступает на единичный вход триггера 23 и через элемент ИЛИ 26 на вход начальной установки счетчика 25 адреса блока 5 управления. В блоке 5 управления запускается цикл сканирования рельефов. Триггер 23 открывает элемент И 27, по второму входу которого поступают (п+1)-е тактовые импульсы 21. С выхода элемента И 27 тактовые импульсы поступают на суммирующий вход счетчика 25 адреса. Адрес, сформированный счетчиком 25, через элемент И 29 поступает на адресный вход регистра 32 и дешифратор 31. На управляющий вход элемента И 29 поступают (п+1)-е тактовые импульсы, задержанные элементом 30 задержки. Длительность задержки элемента 30 должна быть не меньше длительности задержки счетчика 25 адреса. Единичное состояние триггера 23 включает шифратор 28, на выходе которого формируется код сканирования. Этот код поступает в кодовую часть регистра 32, Код сканирования и текущий адрес рельефа j с выхода регистра 42 поступают параллельно на группу элементов И 33, которая стробируется (п+2)-ми тактовыми импульсами 21. С выходов элементов И 32 код сканирования и текущий адрес рельефа по входу 34 поступают на мультиплексор 2, откуда (п+2)-м тактовым импульсом транслируются по входу 46 на блок 1 ввода-вывода. Кодовая часть принятого сообщения сканирования по входу 47 поступает на дешифратор 157 команд, на выходе 54 которого формируется единичный потенциал сканирования, адресная часть принятого сообщения поступает по входу 20 на соответствующие дешифраторы адреса блоков 10 и 11 памяти. Если соответствующий данному адресу j-й рельеф помечен признаком перегрузки, то на выходе элемента ИЛИ 108 блока 11 памяти признаков формируется единичный потенциал, который включает элемент И 117, через элемент ИЛИ 118 обнуляет j-й триггер 94 признака перегрузки и на выходе элемента И 117 формирует единичный потенциал разрешения восстановления, который по входу 58 поступает на шифратор 57 команд блока 1 ввода-вывода. На выходе шифратора 57 команд формируется код восстановления, который в сопровождении адреса по входу 49 поступает на демультиплексор 3. Служебное сообщение восстановления j-ro рельефа направляется по направлениям 91 инверсной маршрутизации, определяемым нулевыми разрядами j-й триггерной ячейки 81 блока памяти оптимальных маршрутов. Если j-й рассматриваемый рельеф не помечен признаком перегрузки, то на выходе элемента ИЛИ 111 блока 11 памяти признаков формируется единичный потенциал, который поступает на второй вход элемента И 122, на первый вход которого по входу 54 поступает единичный потенциал сканирова- 5 ния.

Если j-й рельеф помечен признаком ветвления, то на выходе элемента ИЛИ 110 формируется единичный потенциал, который включает элемент И 122 и устанавлива0 ет на выходе элемента ИЛИ 125 единичный потенциал разрешения записи. По этому сигналу происходит восстановление исходного состояния j-й триггерной ячейки 81 блока 10 памяти оптимальных маршрутов.

5 Кроме того, единичный потенциал с выхода элемента И 122 через элемент ИЛИ 119 включает элемент И 100 и через элемент 101j задержки на такт устанавливает в О триггер 95j признака ветвления.

0 Служебное сообщение восстановления поступает в устройство по i-му входу 14| и по 1-му такту 211 с выхода 46 мультиплексора 2 заносится в блок 1 ввода-вывода.

Кодовая часть принятого сообщения по

5 входу 47 поступает на дешифратор 157 блока 6 дешифрации, и на выходе 38 формируется единичный потенциал восстановления маршрутизации, который поступает на управляющие входы группы элементов И 37i0 37П блока 7 перегрузки. Если 1-е направление не перегружено, то 1-й разряд регистра 35 находится в нулевом состоянии, элемент И 37i включен, а на выходе элемента ИЛИ 39 формируется единичный потен5 циал разрешения восстановления, который по входу 40 поступает на управляющие входы элементов И 120 и 123 блока 11 памяти признаков. Если j-й рельеф, соответствующий адресу принятого служебного сообще-0 ния восстановления, не помечен признаком ветвления и помечен признаком перегрузки, то на выходе элемента И 120 формируется единичный потенциал, который поступает на элемент ИЛИ 121. На выходе

5 элемента ИЛИ 121 формируется единичный потенциал считывания, который по входу 88 поступает на блок 10 памяти оптимальных маршрутов и разрешает выдачу принятого служебного сообщения восстановления по

0 инверсным направлениям маршрутизации. Единичный потенциал с выхода элемента ИЛИ 118 устанавливает в О триггер 94, признака перегрузки. Если при тех же условиях j-й рельеф помечен признаком ветвле5 ния, то на выходе элемента И 122 формируется единичный потенциал, который поступает на входы элементов ИЛИ 119 и 125. На выходе элемента И 125 формируется единичный потенциал разрешения записи, по которому осуществляется

восстановление исходного состояния j-й триггерной ячейки памяти оптимальных маршрутов. На выходе элемента ИЛИ 119 формируется единичный потенциал, по которому осуществляется установка в О триггера 95j признака ветвления. На выходе элемента ИЛИ 118 формируется единичный потенциал, по которому осуществляется установка в О триггера 94 признака перегрузки. По достижении счетчиком 25 конечного адреса на выходе дешифратора 31 формируется единичный потенциал начальной установки, по которому устанавливаются в О триггер 23 и регистр 32. Цикл сканирования рельефов заканчивается. Формула изобретения Устройство маршрутизации, содержащее блок ввода-вывода, мультиплексор, де- мультиплексор, генератор тактовых импульсов, блок управления, блок дешифрации, блок памяти рельефов, блок сравнения рельефов, блок памяти оптимальных маршрутов, блок памяти признаков, при этом (п+1) информационных входов устройства (п - количество направлений связи) являются соответствующими, информационными входами мультиплексора, выход которого соединен с информационным входом блока ввода-вывода, информационный выход которого под- ключен к информационному входу демультиплексора, (п + 1) информационных выходов которого являются соответствующими информационными выходами устройства, п выходов генератора тактовых импульсов подключены к соответстующим входам сканирования мультиплексора, демультиплексора и блока анализа, (п+1)-й выход генератора тактовых импульсов соединен с (п+1)-м входом сканирования мультиплексора и первым тактовым входом блока управления, (п+2)-й выход генератора тактовых импульсов подключен к второму тактовому входу блока управления, выход которого соединен с (п+2)-м информационным входом мультиплексора, командный выход блока ввода-вывода подключен к входу дешифрации, выход признака сканирования которого подключен к одноименным входам блока ввода-вывода и блока памяти признаков, а выходы признаков запроса, коррекции и блокировки соединены с со- дноименными входами блока анализа, адресный выход блока ввода-вывода подключен к одноименному входу блока памяти рельефов, п информационных выходов которого через блок сравнения рельефов подключены к соответствующим информационным входам блока памяти оптимальных маршрутов, п выходов маршрутизации которого соединены с одноимеными входами блока анализа, п выходов кратчайших направлений которого подключены к входам демультиплексора, а выход занятости соединен с одноименными входами демультиплексора и блока ввода-вывода, п выходов инверсии маршрутизации блока памяти оптимальных маршрутов подключены к одноименным входам демультиплексора, выход разрешения переполнения блока

0 анализа соединен с одноименным входом блока памяти признаков, единичный и нулевой выходы признака перегрузки которого подключены к соответствующим одноименным входам блока анализа, выход формиро5 вания перегрузки которого подключен к соответствующим одноименным входам блока памяти признаков и блока ввода-вывода, отличающееся тем, что, с целью повышения пропускной способности и на0 дежности сети за счет равномерного перераспределения нагрузки, в него введены блок перегрузки и блок контроля нагрузки, причем п выходов генератора тактовых им- пульсор являются соответствующими тзкто5 выми выходами устройства и соединены с соответствующими одноименными входами блока перегрузки и блока памяти оптимальных маршрутов, (п + 1)-й выход генератора тактовых импульсов соединен с соответст0 вующим входом сканирования блока анализа, адресный выход блока ввода-вывода, являющийся адресным выходом устройства, соединен с адресными входами блока памяти оптимальных маршрутов и блока па5 мяти признаков, п входов окончания обслуживания запросов и входы уровня максимальной и минимальной нагрузок блока контроля нагрузки являются соответствующими одноименными входами устройства,

0 п выходов маршрутизации запроса блока контроля нагрузки соединены с соответствующими одноименными входами демультиплексора и являются соответствующими одноименными выходами устройства, вы5 узд запроса освобождения блока анализа является одноименным выходом устройства, вход признака восстановления маршрутизации, п входов рассасывания перегрузки, п входов суммирования нагру0 зок блока перегрузки подключены к соответствующим одноименным выходам блока дешифрации, блока контроля нагрузки и блока анализа соответственно, выход разрешения сканирования, выход разрешения

5 восстановления и п выходов перегрузки блока перегрузки соединены с соответствующими одноименными входами блока управления, блока памяти признаков и блока анализа соответственно, п выходов разрешения сравнения нагрузок и выход разрешения запроса блока анализа соединены с соответствующими одноименными входами блока контроля нагрузки, выход установки перегрузки и выход трансляции которого подключены к соответствующим одноименным входам блока анализа, выход ветвления которого соединен с одноименными входами блока памяти оптимальных маршрутов и блока памяти признаков, выход раз0

решения считывания и выход разрешения восстановления которого подключены к соответствующим одноименным входам блока памяти оптимальных маршрутов и блока ввода-вывода соответственно, выход разрешения записи блока памяти признаков соединен с соответствующими одноименными входами блока памяти оптимальных маршрутов и блока памяти рельефов.

Устройство маршрутизации относится к вычислительной технике и технике связи и может найти применение при построении узлов коммутации на сетях передачи дискретной информации. Цель изобретения - повышение пропускной способности и надежности сети связи за счет равномерного перераспределения нагрузки. Цель достигается тем, что в устройство, содержащее мультиплексор, регистр ввода-вывода, де- мультиплексор, блок памяти рельефов, блок сравнения, блок памяти оптимальных маршрутов, блок анализа, блок памяти признаков, генератор тактовых импульсов и блок управления, введены соединенные соответствующим образом блок контроля нагрузки и блок перегрузки. Уменьшение блокировки сети заключается в том, что .нагрузка равномерно распределяется по всему множеству эквивалентных оптимальных маршрутов, а перегруженные маршруты из данного множества временно (до полного рассасывания) исключаются. 12 ил. Г (Л

Ф1Л.1

/

I

54

i

53

V

28

25

Фиг. I

Ип+г

31

24

26

Um1

Фм.5

36,

физ 5

§ Ј

о. ;: 5

О

SfX

On 3

Ч

s

ел гм

о-,

1C

.1

-ч

А/Я

/36 r

LHJ

/57

Ж

Яог Л

/J0