Аналого-цифровой преобразователь Советский патент 1981 года по МПК H03K13/17 

вертый и пятый параллельные аналого-цифровые преобразователи, второй и третий компараторы, причем второй компаратор подключен к прямому и инверсному выходам первой группы дифференциальных усилителей, а третий компаратор - к прямому и инверсному выходам второй группы дифференциальных усилителей аналогового преобразователя выделения остатков. Выходы этих компараторов объединены с помощью логического элемента «Исключающее ИЛИ, а к инверсным выходам дифференциальных усилителей первой и второй групп аналогового преобразователя выделения остатков подключены четвертый и пятый параллельные аналого-цифровые преобразователи, выходы которых соединены со входом элемента логического объединения.

На чертеже изображена функциональная электрическая схема устройства.

Преобразователь содержит входной (п - 2)-разрядный параллельный АЦП 1, аналоговый преобразователь 2 выделения остатков, компаратор 3 определения (п-1) разряда, компараторы 4, 5 и логический элемент 6 определения п-ного разряда, четыре к-разрядных параллельных АЦП 7-10 формирования младщих разрядов цифрового кода, элемент логического объединения И выходов к-разрядных АЦП 7-10, два источника питания 12 и 13 аналогового преобразователя 2.

Устройство работает следующим образом. Входное напряжение поступает на АЦП 1 и аналоговый преобразователь 2. АЦП 1 формирует в коде Грея (п-2)-разрядный код старших разрядов. Аналоговый преобразователь 2 выделяет 2 остатков входного напряжения.

Принцип работы аналогового преобразователя 2 основан на сложении коллекторных токов дифференциальных усилителей. Аналоговый преобразователь состоит из двух групп дифференциальных усилителей, количество которых в группах определяется: т 2«-2,

где т - количество дифференциальных усилителей в каждой группе; п - число старщих разрядов.

Дифференциальные усилители обеих групп имеют общий вход, на вторые входы через резисторные делители подаются опорные напряжения, причем делители построены так, что линейная часть выходного напряжения первой группы попадает на нелинейную часть выходного напряжения второй группы и наоборот. Линейные части выходных напряжений групп кодируются 11етырьмя /с-разрядными аналого-цифровыми преобразователями 7-10 формирования кода младших разрядов.

Компаратор 3 определения в коде Грея п - 1 старшего разряда подключается непосредственно к прямому выходному напряжению цервой группы аналогового преобразователя 2 и инверсному выходному напряжению второй группы. Г1ри превышении уровня выходного напряжения первой

группы над уровнем выходного напряжения второй группы логическое состояние компаратора 3 соответствует «1 и наоборот, при превышении уровня выходного напряжения второй группы над уровнем напряжения первой группы логическое состояние компаратора 3 соответствует «О.

Компаратор 4 и компаратор 5 определения я-ного разряда подключаются к прямому и инверсному выходным напряжениям

первой и второй групп соответственно. При превышении уровня прямого выходного напряжения над уровнем инверсного выходного напряжения первой группы логическое состояние компаратора 4 соответствует

«1 и наоборот, при превышении уровня инверсного выходного напряжения над прямым выходным напряжением первой группы логическое состояние компаратора 4 соответствует «О. Аналогично при превышеНИИ уровня прямого выходного напряжения над уровнем инверсного выходного напряжения второй группы логическое состояние компаратора 5 соответствует «1 и наоборот, при превышении инверсного выходного

напряжения над прямым выходным напряжением второй группы логическое состояние компаратора 5 соответствует «О. Для формирования кода Грея л-ного разряда логических состояний компараторов 4, 5 используется логический элемент 6.

Формула изобретения

Аналого-цифровой преобразователь, содержащий первый аналого-цифровой преобразователь параллельного типа, аналоговый преобразователь выделения остатков, подключенные к входной клемме, второй и третий параллельные аналого-цифровые преобразователи, соединенные с прямыми

выходами аналогового преобразователя выделения остатков, выходы которых соединены с входом элемента логического объединения, два раздельных источника питания аналогового преобразователя выделения остатков и первый компаратор, подключенный к прямому выходу первой группы дифференциальных усилителей и к инверсному выходу второй группы дифференциальных усилителей аналогового преобразователя

выделения остатков, отличающийся тем, что, с целью упрощения и увеличения быстродействия, в него введены логический элемент «Исключающее ИЛИ, четвертый и пятый параллельные аналого-цифровые

преобразователи, второй и третий компараторы, причем второй компаратор подключен к прямому и инверсному выходам первой группы дифференциальных усилителей, а третий компаратор - к прямому и инверсному выходам второй группы дифференциальных усилителей аналогового преобразователя выделения остатков, выходы этих компараторов объединены с помощью логического элемента «Исключающее ИЛИ, а к инверсным выходам дифференциальных усилителей первой и второй групп аналогового преобразователя выделения остатков подключены четвертый и пятый параллельные аналого-цифровые преобразователи, выходы которых соединены с входом элемента логического объединения.

Источники информации, принятые во внимание при экспертизе

1.Смолов В. Б. и др. Микроэлектронные цифро-аналоговые и аналого-цифровые преобразователи информации, 1976, «Энергия, с. 323-324.

2.Заявка № 2637939/18-21, кл. Н ОЗК 13/17, 1978, по которой принято решение о

выдаче авторского свидетельства (прототип).

тщ

Код старших