Цифровой фильтр Советский патент 1981 года по МПК H03H17/00 

Изобретение относится к цифровой обработке сигналов, в частности к цифровой фильтрации, и может быть использовано, например, в цифровых спектроанализаторах. Известен цифровой фильтр, содер- жащий запоминающее устройство, умножитель, накапливающий сумматор и блок коэффициентов, определяющих частотную характеристику фильтра ij . Недостаток этого устройства - сло ность аппаратурной реализащш при задании структуры частотной характеристики фильтра с узкой полосой пропускания и высокой прямоугольное тью. Известен цифровой фильтр, которьй реализует корреляционный способ обработки сигналов, состоящий из двух квадратурных каналов, каждый из которых содержит устройство симметричного квантования, множительное устройство, устройство выборки значений сигнала, устройство взвешенного еуммирования значений сигнала, устройство возведения в квадрат, сумматор к устройство извлечения квадратного корня . Недостаток такого устройства - сложсложность аппаратурной реализации, которая обусловлена наличием таких сложных устройств, как устройство возведения в квадрат и извлечения квадратного корня. Известен также цифровой фильтр, содержащий анало1о-цифровой преоб- . разователь, два квадратурных канала, каждый из которых состоит из симметричного квантователя опорного сигнала и последовательно включенных . умножителя и накапливающего сумматора, а также блок умножения сигнала на весовую функцию, включенный между аналого-цифровыми преобразователем к квадратурными каналами, и состоящий из умножителя, запоминающего устройства счетчика и синхронизатора ГЗ. 386 Педооатки известного устройства - низкая точность и невозможность оперативной перестройки дискретных значений весовой функции применительно к задачам спектрального анализа при различных входных сигналах. Цель изобретения - повьппение точности при возможности оперативной пе рестройки параметрон. Для достижения поставленной цели цифровой фильтр, содержащий аналогоцифровой преобразователь, управляющий вхдд которого соединен с одним из выходов блока синхронизации и упра ления, первый и второй умножители, один из входов каждого из которых Орединен соответственно с вторым и третьим выходами .блока синхронизации и управления, а выходы их подсоединень2 соответственно к первым входам : накапливающих сумматоров, управляю-шзе входы которых соединены с четвертым и пятым выходами блока синхронизации и управления, снабжен перрым вторым, третьим и четвертым сумматорами, первым и вторым элементами сдви га и инверсии кодов, блоком анали за знака и регистром констант, причем один из входов первого сумматора соединен с .выходом аналого-цифрового преобразователя, знаковый выход которого подсоединен к вторым входам первого и второго умножителей, второ и третий входы первого сумматора соединены соответственно с выходами первого и второго элементов сдвига и инверсии кодов, входы которых присоединены соответственно к выходам п первого и второго сумматоров, четвер тый и первый входы которых соединены соответственно с выходами и вторыми входами первого и второго накапливающих сумматоров, второй вход второго сумматора соединен с выходом первого элемента сдвига и инверсии кодов и третьими входами первого и второго умножителей, первый и второй выходы регистра констант соединены соответственно с первыми входами третьего и четвертого .сумматоров, второй вход четвертого сумматора сое динен с первым его выходом, а третий его вход - с выходом и .вторым входом третьего сумматора, второй вход четвертого сумматора соединен с одним из входов блока анализа, знака, второй вход которого присоединен к знаковому выходу второго сумматора, а выход его соединен с управляющими входами первого и второго элементов сдвига и.инверсии кодов и знаковым входом четвертого сумматора, а управляющие входы регистра констант, первого, второго, третьего и четвертого сумматоров и блока анализа знака подсоединены соответственно к остальным выходам блока синхронизации и згаравления. На чертеже представлена структурная электрическая схема цифрового фильтра. Цифровой фильтр содержит аналогоцифровой преобразователь 1, блок 2 синхронизации и управления, регистр 3 констант, первый, второй, третий и четвертый сумматоры 4-7, первый и второй элементы 8 и.9 сдвига и инверсии кодов, блок 10 анализа знака, первый и второй умножители 11 и 12, первый и второй накацливаю1цие сумматоры 13 и 14. Устройство рабо.тает следующим образом. На вход аналого-цифрового преобразователя 1 поступает сигнал U(t), а на управляющий вход от блока 2 синхронизации и управления подается серия импульсов T|j, .следующая с интервалом дt, которая определяет моменты взятия выборок сигнала. На выходе преобразователя 1 формируется п-разрядный код выборки Хц, соответствующий по величине модулю выборки, и признак знака . Код (Х|)поступает на вход сумматора 4. Блок 2 синхронизации и управления в зависимости от заданного времени накопления 1ц вьфабатывает признак, по которому из регистра 3 на вход cymtaTopa 6 поступает константа с/-о На выходе сумматора 6 образуTHется текущее значение аргумента ICAo.nPH К 0,.1,..., IT r-clo-KoLo,nPMlt -, где . Значение ci-K поступает на один из входов сумматора 7. На второй его,., вход срегистра 3 поступает койстанта, равная arctg Сумматор 7 и блок 10 анализа знака производят следующую операцию: .-c rct-g-aM 3ltyn4jпри начальных условиях i-to ( , где ,1 ,2,...,п-1. Данная операция производится по команде, поступающей от блока 2 на блок 10. Одновременно..вычисленное значение поступает на входы элементов сдвига и инверсии кодов 8 и 9, которые совместно с сумматорами 4 и 5 выполняют следующие операции; v.yf-/,, (x./(ja-V-. при начальных условиях , 0, По окончании (п-1) итераций на выходе элемента 8 образуется значение KlXK.l-sind, где К F/T+f, Полученное значение К1 sI п dl пос пает на вход сумматора 4 и цикл опе раций, указанных вьше, повторяется. По окончании циклов на выходе элемента 8 образуется значение ,, которое поступает на входы умножителей II и 12. Умножители 11 и 12 совместно с сумматорами 13 и 14 про изводят операции А - Е X. Sin a co5u rtKu-t m ын -lU X..SW oL SiYllWoK i., гдеи/о частота настройки фильтра. По окончании накопления величины А и В поступают соответственно на ;входы сумматоров 4 и 5. По команде управления от блока 2 сумматоры 4 и 5, элементы 8 и 9 и блок 10 ана-. лиза знака выполняют следукицне операции;ч, 1 1 :Х,,-х.-Л-а-, ,. при начальных условиях , YQ В. По окончании (п-1) итераций на выходе элемента 8 образуется величина амплитуды сигнала Таким образом, в цифровом фильтре реализуется весовая обработка по фущции Хэкнинга, вычисление корня квадратного из суммы квадратов ортогональных составляющих, при этом точность измерения определяется ценой единицы кода младшего разряда аналого-цифрового преобразователя. Использование одной и той же аппаратуры для весовой обработки и определения амплитуды сигнала, возможность оперативной перестройки, отсутствие запоминающего устройства позволило 86 существенно сократить аппаратурные затраты, повысить точность и распшрить класс исследуемых сигналов по сравнению с известным устройством. Формула изобретения Цифровой фильтр, содержащий аналого-цифровой преобразователь управiляющий вход которого соединен с одним из выходов блока синхронизации и управления, первый и второй умножите:ш, один из входов каждого из которых соединен соответственно с вторым и третьим выходами блока синхронизации и управления, а выходы их подсоединены соответственно к первым входам накапливающих сумматоров, управляющие входы которых соединены с четвертым и пятым выходами блока синхро-низации и управления, отличающийся тем, что, с целью повьш1ения точности при возможности оперативной перестройки параметров, он снабжен первым, вторым, третьим и четвертым сумматорами, первым и вторым элементами сдвига и инверсии кодов, блоком анализа знака и регистром констант, причем один из входов первого сумматора соединен с выходом аналого-цифрового преобразователя, знаковый выход кюторого подсоединен к вторым входам первого и втоIporo умножителей, второй и третий входы первого сумматора соединены , ответственно с выходами первого и элементов сдвига и инверсии кодов, входы которых присоединены соответственно к выходам первого и вто-. porocyi Maторов, четвертый н первый входы которых соединены соответствен-; но с выходами и вторьми входами первого и второго накапливающих сумматоров, второй вход второго сумматора соединен с выходом первого элемента сдвига и инверсии кодов и третьими вxoдa m первого и второго умножителей, первый и второй выходы регистра констант соединены соответственно с первыми входами третьего и четвертого сумматоров, второй вход четвертого сумматора соединен с первым его выходом, а третий его вход - с выходом и вторым входом третьего сумма- Тора второй выход четвертого сумматора соединен с одним из входов блока анализа знака, второй вход которого присоединен к знаковому выхо78ду вророго сумматора, а выход его соединен с управляющими входами первого и второго элементов сдвига и инверсии кодов и знаковым входом четвертого сумматора, управляющие входы регистра констант, первого, второго, третьего и четвертого сумматоров и блока анализа знака под- соединены соответственно костальньм выходам блока синхронизации и управления. Источники информации, принятые во внимание при экспертизе 1.Патент США № 3703632, кл. 235-152, 1972. 2.Тафис Л.В. и др. Расчет простых эффективных цифровых фильтров. Сб. парен. -Цифровая фильтрация, сер. Новые методы обработки информации, вып. 6, Головной отдел научно-технической информации,1971, с, 135. .3. Авторское свидетельство СССР № 443458, кл. Н 03 Н 7/02, 1973 (прототип)