Устройство для линеаризации функций Советский патент 1981 года по МПК G06J1/00 

(54) УСТРОЙСТВО ДЛЯ ЛИНЕАРИЗАЩШ ФУНКЦИЙ

I

Изобретение относится к вычислительной и преобразовательной технике и может быть использовано для вычисления функции линеаризации первичных измерительных преобразователей, для записи и воспроизведения электрических сигналов, характеризую1цих физические процессы в различных автоматизированных системах управления технологическими процессами.

Известно устройство для дискретной записи и воспроизведения функций, осуществлякнцее автоматическое вычисление угловых коэффициентов на участ- ,j ках аппроксимируемой функции с иеиз- вестной априорной информацией о ее виде, в котором подлежащий дискретной записи сигнал квантуется по уровню с постоянным шагом квантования, а вычисляемые угловые коэффициенты на каждом шагу квантования заносятся в блок памяти для дальнейшего использования при воспроизведении функцийД.

К недостаткам этого устройства следует отнести низкую точность, а также неполную адаптацию дискретной записи функции входного сигнала, так как величиной шага квантования необходимо задаваться до начала процесса записи,(т.е. все-таки необходамы предварителыале сведения о форме сигнала) и в процессе записи не предусмотрено изменение велинины шага

10 квантования в зависимости от скорое- . ти изменения сигнала. Заведомое уменьшение величины шага квантования позволяет повысить точность преобразования, но приводит к получению избыточной информации на отдельных участках функциональной зависимости, что приводит к неоправданному уредичению оборудования.

Наиболее близким по технической сущности к предлагаемому изобретению является устройство, в котором выбор учагтков аппроксимации и вычисление I угловых коэффициентов на каждом из 38 них осуществляется посредством срав нения текущих значений величина входного сигнала и специально формируемой ступенчатой функции с известным угловым коэффициентом и при достижении разности более допустимой фиксируют границы участков и их координаты, для чего в устройство включены аналого-цифровой и цифроаналоговый преобразователи, блок памяти, генератор и делитель опорной частоты сумматоры последовательного и параллельного хчета, узлы сравнения и ком мутации 21.. Недостатками .этого устройства являются сложность и ограниченные функ циональные возможности (невозможност вычисления функции линеаризации без принятия специальных мер). Цель изобретения - повышение точности и упрощение устройства. Поставленная цель достигается тем что устройство, Содержащее блок памяти, счетчик результата, генератор импульсов, переключазгепи, узел сравнения, цифроаналоговый преобразователь причем выход устройства через первые замыкающие контакты первого и второго переключателя соединены с выходом счетчика результата, первый вход, узла сравнения.через вторые размыкающий и замыкающий контакты первого переключателя соединен соответственно с входами эталонной и измеряемой величины устройства, введены элемент И, формирователь опорного сигнала и блок разрешения записи, причем первы и второй входы элемента И соединены соответственно .с выходом генератора импульсов и выходом узла сравнения, второй вход которого соединен с выходом цифроаналогового преобразователя, вкод которого соединен с аналоговым выходом формирователя опорного сигнала, цифровой выход которого соединен с первым входом блока памяти и первым входом блока разрешения записи выход которого соединен со вторым - входом блока памяти, выход и третий вход которого соединены соответствен но с первым входом формирователя опо ного сигнала и выходом снетчика, вход . которого через вторые размыкакиций и замыканяций контакты второго переключателя соединен соответственно со вторыми входами формирователя опорно го сигнала, блока разрешения записи и с выходом элемента И, а через пер вый размыкающий контакт второго переключателя - со входом цифрового эквивалента измеряемо величины устройства, третий вход блоке разрешения записи йвляется входом задания допустимой погрешности устройства. Кроме того, блок разрешения записи содержит регистр, два сумматора и элемент задержки, причем первые входы первого и второго сумматоров объединены и являются первым входом блока, первый и второй входы регистра являются соответственно вторым и третьим входами блока, а выход соединен со вторыми входами первого и второго сумматоров, третьи входы которых через элемент задержки соединены с их выходами, которые являются выходом блока. . Суть изобретения заключается в том, что на вход эталонной величины и на счетный вход счетчика аналого-цифрового преобразрвателч подают соответственно эталоны Хд преобразуемой величины X и соответствующие им цифровые эквиваленты. При этом уравновешивание устройства, необходимость в котором возникает в случае нелинейности (хд) первичного измерительного преобразователя, рсущвствляют посредством изменения его опорного сигнала Uof,- В этом случае нелинейность преобразуемой функции (xg) на отдельных ее участках оценивается величиной отношения изменения опорного сигнала опИ) У-р ) pj ОЛ1, при достижении макси- OnCl4 i)- мально допустимого значения которого в блоке памяти фиксируются координаты UJJP, ; Х участков -функция линеаризации В режиме воспроизведения, рабочий режим, на вход первичного измерительного преобразователя подают измеряемую величину переводят устройство в обычный режим, режим следящего уравновешивания, подключив счетный вход счетчика к выходу генератора импульсов, при этом значения коэффициентов преобразования на отдельных участках функции N f(x, t) устанавливают изменением опорных сигналов, значения которых выбирают из блока памяти при соответствурцих значениях кодов на Ц1-ГФРОВОМ вьЬсоде счетчика. На чертеже представлена блок-схема устройства, Схема устройства для линеаризации функций содержит первый вход 1 вврда максимально допустимой погрешности 5л линеаризации, второй-Вход 2 ввода эталона Х измеряемой физической величины X, третий вход 3 ввода измеряемой величиш Х( t), четвертый вход 4 ввода цифрового эквивалента эталона Х физической.величины X, вход 5 устройства - вывод цифрового эквивалента М измеряемой величины ХШ, первый и второй переключатели 6 и 7, узел 8 сравнения, генератор 9 импульсов, логический элемент И 10,счетчик 11 результата цифроаналоговый преобразователь 12, формирователь 13 опорного сигнала, сЧетчик 14,ци(оаналоговый преобразователь 15,блок 16 , блок 17 разрешения записи, регистр 18, первый и вто рой суэдааторы 19 и 20, элемент задержки 21, Связь устройства с внешним объек том осу14ествляется через первый вход 1ввода максимально допустимой погрешности сГл линеаризации, второй вхо 2ввода эталона Х измеряемой физиче кой величины X, третий вход 3 ввода измеряемой физической величии ) четвертый вход 4 ввода цифрового эквивалента эталона Х физической величины X и вход 5 для вывода цифро вого эквивалента N,j измеряемой величины X(j|.j, Перевод работы устройства из режима вычисления в режим воспроизведения линеаризованной функции выполняется через первый и второй переключатели 6 и (положения переключателей 6 и 7 на чертеже соответствуют работе .устройства в режиме вычисления функции линеаризации), пунктиром обозначены положения переключателей 6 и 7 при работе в режиме воспроизведения линеаризованной функ ции сигналу с выхода блока разрешения записи 17 текущих значений цифровых эквивалентов Nx9 эталонов физической величины Хд и соответствующих им цифровых эквивалентов NQJ, опор ного сигнала, а в режиме воспроизведения функции линеаризации предназначен для считывания цифровых эквива лентов Мрцопорного сигнала формирователь опорного сигнала 3 в момент равенства цифровых эквивалентов Nyg эталонов измеряемой величины мых в блоке памяти 16, и цифровых эквивалентов Н /уизмеряемой величины X(t) с выхода счетчика П. В состав блока разрешения записи 17 входят ре гистр 18, первый 19 и второй 20 сумматоры параллегьного суммирования и элемент задержки 21. Информативный вход регистра 18 соединён с первым входом I устройства ввода величины максимально допустимой погрешности линеаризации, а именно величк{я г iOO/d, управляюоогй вход (вхсщ разрешения считывания кода из 18 в сумматоры 19 и 20) регистра 18 соединен с выходом элемента И, выход регистра 18 соединен с первыми информативныьш входами сумматоров 19 и 20, вторые информативные входы которых соединены с цифровым выходом формирователя Опорногю сигнала 13, у1ходы ); 22.° характеризующие нуль результата в каждом из сзгмматоров 19 и 20, объедаЕнеиы и соединены с входом разрешеш я записи блока памяти 16, а также через элемент задержки 21 с входами разрешения записи сумматоров по вторым информативным входам (ввод М-..). По знаку прира1цения ±uN положительная или отрицательная числовая последовательность (эта связь с выхода узла сравнения 8 для простоты представления блок-схемы совмещена с шиной счетнь1Х импульсов) первый и второй сумматоры 19 и 20 переключаются в режимы многократного (кратного числу поступивших импульсов) суммирования в одном и вычитания в другом сумматорных числового значения кода 100rfa регистра 18, причем, если первый сумматор 19 включен в режим суммирования, то второй сумматор 20 вклю чен Б режим вычитания, и наоборот, т.е. результаты сумм в первом и втором сумматорах 19 и 20 определяются в соответствии с вьфажением «2)-% да-%Исходя из заданного условия on(i)ontiM) 1СЮ6СГ /0. оп U) Д ((ч Т оп олучим условие ормирования сигнала разрешения заиси на выходе блока П Vo- оп При достижении результата 2.(( в одном из сумматоров 19 (20) на выходе сумматора 19 (20 появляется сигнал разрешения записи в блок памяти 16 значений Ноп(ф через времяТ у д необ-ко)щмое для записи, по разрешающему сигналу с выхода элемента задержки 21 через вторые инфор мативные входы в сумматоры 19 и 20 :записывается новое значение вычитаемого (слагаемого) - Чзп{-; -),т.е. блок разрешения записи 17 выполняет функции определения границ участков линеаризации посредством сравнения значений опорных сигналов. Устройство работает следуяящим образом. Режим вычисления функции линеаризации. Первый и второй переключатели 6 и 7установлены в положения, указанные на блок-схеме устройства. Через первый вход 1 в регистр 18 блока разрешения .записи 17 вводят значение lOOd 8счетчике 14 блока формирования опорного сигнала 13 устанавливают любое начальное значение коца NO и заносят в блок памяти 16 первую па значений N Начальное зна чение опорного сигнала Np, заносят также через вторые информативные вхо ды в первый, и второй сумматоры 19 и На второй и четвертый, входы 2 и 4 устройства утодают (например, с выхода градзшровочной установки) монотонно изменяющиеся эталонные величины Х соответствующие цифровые эквиваленты N,, представлен ные последовательностью счетных импульсов, так как каждому импульсу, поступакяцему на четвертый вход 4 соответствует одно и то же приращение физической величины. использованы следующие симвсшы и выражения: ,N;j - текущие значения кодов в сче , чиклх 11 и 14 соответственно - максимальные емкости счетчиlL const-onopHbie сигналы и выходные сигналы цифроаналоговых преобразователей 15 и 2. - „J4.,.n 1Й1. ,.14 .,И4 Nf u:...,VSiu,,,S or .- - г 11 . Гп. При поступлении на счетный вход счетчика 11 импульсов с четвертого входа 4 устройства через нормально замкнутые контакты первого и.второго переключателей 6 и 7, код его начинает возрастать и соответственно нar чинает возрастать выходной сигнал Ug цифроаналогового преобразователя 12 .Л .,14 N oVuNX9 N; при нарушении равенства Uy,.y-U а выходах узла сравнения 8 открыватся логический элемент И 10 и с выода генератора импульсов 9 через онтакты второго переключателя 7 а счетный вход счетчика 14 блока ормирования опорного сигнала 13 оступают импульсы, изменякяцие его ачальный код Qn , а следовательно, и опорный сигнал на аналоговом входе цифроаналового преобразователя 12, поддерживая тем самым устройство в равновесном состоянии в соответствии с выражением ..„ оп Каждый из счетных импульсов, поступающих на управляющий вход регистра 18 блока разрешения записи 17, суммирует значение его кода с записанным ранее кодом М Njj в одном из сз маторор и вычитает в другом, т.е. в первом и втором сумматорах i 9 и 20 формируются резуль- , таты QQ 1{а}%П й. уменьшении до нуля результирующего кода в одном из сумматоров на Выходе блока разрешения записи 17 появляется сигнал, в блок памяти 16 записывается вторая пара значений Njjj, , а через время первый и второй сумматоры 19 и 20 записываются новые значения вычитаемых (слагаемых) NQ. Режим воспроизведения. Первый и второй переключатели 6 и 7 устанавливают в положения, обозначенные на блок-схеме пунктиром. На вход первичного измерительного преобразователя 8 поступает измеряемая величина X(t), счетный вход счетчика 11 подсоединен через логический элемент И 10 к выходу генератора импульсов 9. В нячальный момент при значении кода N 0 в счетччке 11 из блока памяти 16 в счетчике 14 формирователя опорного сигнала 13 установится значение кода Предположим, что в момент подключения ихода узла 8 к третьему входу 3 устройства значение (|изической величины X(t) находилось 9 пределах 1-ого участка линеаризации. Причем скорость аналого-цифровых..преобразоп ваниГ должна быть выше скорости изменения функции X(t). 9 Появление-сигнала U/fi- Ha входе уст ройства вызывает разбаланс сигналов Uw-t) и Ugj,|)/Ha входах узла сравнения 8, который устраняется изменением ко да в счетчике 11 от значения до N/J Nj( коэффициентом преобразования, определяемым значением опор ного сигнала , . Если при достижении кода в счетчике 11 значения, рав ного f , сигналы яа входах узла сравнения 8 не будут уравновешены, а именно, по прежнему и() 7 Ugt,,j( , тоИЗ блока памяти 16 в блок формиро вания опорного сигнала 13 перепишется новый цифровой эквивалент опорного сигнала что означает, что дальнейшее преобразование аналоговой величины ) в предела х N Х92. осуществляется при опорно сигнале . .U ., П 1шХ V-. - пп 446 оп N и т.д., т.е. в устройстве будут после вательно устанавливаться опорные сиг .налы Ujj 14,...и..Увеличение сигнала на выходе цифроаналогового прео разователя 12 происходит в соответст вии с выражением u.-JifflВЫЧ-.N;bNV,,....,) и, начиная, с -ого этапа преобразования при tLivrLWi), устройство работа ет в режиме 51едящего преобразования реагируя на изменения во времени функции X(;t)- Учитывая высоко-е быстро действие счетно-решающих узлов вычис лительной техники, на много превышающих быстродействия первичных преобразователей, временем нечувствительности устройства с момента его включения до выхода в режим следящего уравновешивания можно пренебречь , Таким обргзом, устройство позволяет по заданной максимально допусти мой погрешности линеаризацииС л. % автоматически определить и в дадьней шем воспроизводить отптимальную функ цию линеаризацию, что значительно упрощает построение линеаризации устройств, в автоматизированных сиетемах управления, и, в конечном итопе, значительно расширяет область применения устройства. Конструкция устройства проста, для воспроизведения функции линеаризации в блоке памяти достаточно хранить лишь значения параметров участка линеаризации: значеш1е Npf опорного сигнала и цифровой эквивалент NX эталона Х измеряемой величины XCfcX Формула изобрйтезадя 1, Устройство для линеаризации функций, содержащее блок памяти, счетчик результата, генератор импульсов, переключатели, узел сравнения, цифроаналоговый преобразователь, причем выход устройства через первые замыкающие контакты первого и второго переключай- гля соединены с выходом счетчика результата, первый вход узла срав- . нения через вторые разм-жающий и замыкающий контакты первого переключа- теля соединен соответственно с входами эталонной и измеряемой величины устройства, отличающееся тем, что, с целью повышения точности и упрощения, оно содержит элемент И, формирователь опорного сигнала и блок разрешения записи, причем первый и второй входы элемента И соединены соответственно с выходом генератора импульсов и выходом узла сравнения, второй вход которого соединен с выходом цифроаналогового преобразователя, вход которого соединен с аналоговым выходом формирователя .опорного сигнала. Цифровой выход которого соединен с первым входом блока памяти и первым входом блока разрешения записи, вы ОДкоторого соединен со вторым вхоД° памяти, выход и третий вход которого соединены соответственно с первым входом формирователя опорного сигнала и выходом счетчика, вход которого через вторые размыкающий и замыкающий контакты второго переключателя соединен соответственно со вторьп входами формирователя опорного сигнала, блока разрешения записи и с выходом элемента И, а через первый размыкающий контакт второго переключателя - со входом цифрового эквивалента измеряемой величины устройства, третий вход блока разрешения записи является входом задания допустимой погрешности устройства. 2, Устройство по П.1, о т 41 и чающееся тем, что блок решения записи содержит регистр, два сумматорами элемент задержки, причем первые входы первого и второго сумматоров; объединены и являются первым входом блока, пегьый и втброй 118 входы регистра являются соответственно вторым и третьим входами блока, а выход соединен со вторыми входами первого ,и второго сумматоров, третьи входы которых через элемент задержки соединены с их выходами, которые являются выходом блока. Источники информации, принятые во внимание при экспертизе 1; Авторское свидетельство СССР № 478333, кл. G 06 F 3/00, 1975. 2. Авторское свидетельство СССР № 742914, кл. G 06 F 3/00, 1977 (прототип).