Аналого-цифровой преобразователь Советский патент 1981 года по МПК H03K13/12 

(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ Изобретение относится к вычислительной и цифровой измерительной те нике. Известен аналого-цифровой преобразователь АЦП , содержащий в каждом разряде схему сравнения, цифров управляемое сопротивление и перекид ные транзисторные ключи, триггер с раздельными импульсными входами, сх мы И, входы которых соединены с выходами схем сравнения и триггера, а выходы соединены со входами схем ИЛИ в последующих младших разрядах, генератор тактовых импульсов и схем И для считывания кода в кодовые шин числа til Недостатки данного АЦП - низкая помехоустойчивость к импульсным помехам, большая погрешность считывания, малое быстродействие. Цель изобретения - повышение надежности, быстродействия, точности считывания и технологичности в интегральном исполнении. Поставленная цель достигается те что в аналого-цифровой преобразователь, содержащий в каждом разряде элемент сравнения, триггер, первые элементы ИЛИ, содержащий также за исключением старшего разряда, первы элементы И, первый и второй входы каждого из которых-соединены с выходами схемы сравнения и триггера, а выходы соединены со входами первых элементов ИЛИ, выходы которых соединены с первыми и вторыми входами триггеров, третьи входы которых соединены с шиной Установка в ноль, вторые элементы И, первые входы которых соединены с выходами триггеров, цифровые управляемые сопротивления и ключи, управляющие входы которых соединены с выходами триггеров предыдущих разрядов, а выходы - с шиной опорного напряжения, общей шиной и цифровыми управляемыми сопротивлениями, введены в старший разряд третьи элементы И, в младший разряд - элемент ИЛИ-НЕ, во все разряды, кроме старшего, - четвертые элементы И и вторые элементы ИЛИ, дополнительный триггер, пятый элемент И, третий элемент ИЛИ, при этом входы третьих элементов И соединены с выходами триггера и элемента сравнения старшего разряда, а выходы соединены с входами элемента ИЛИ старшего разряда, входы четвертых элементов И каждого разряда соединены с выходами триггера и элемента сравнения, а выходы соедийены с входами вторых элементов Ш1И, выходы которых соединены со входами пятого элемента И, выход которого со динен с первым входом дополнительног триггера, первый выход которого соединен с третьими входс1ми, первых элементов И, а второй выход - со вхо дом пятого элемента И, выходы первых и третьих элементов И соединены со входами третьего элемента ИЛИ, выход которого соединен со вторым входом дополнительного триггера, выходы пер вых элементов И младших разрядов сое динены с входами элемента ИЛИ-НЕ, выход которого соединен со вторыми входами вторых элементов И. На чертеже представлена функциональная схема предлагаемого АЦП на пять двоичных разрядов. Аналого-цифровой преобразователь содержит триггеры 1 с раздельными по тенциальными входами (регистр выходн го кода , дополнительный триггер 2, шину 3 Установка в О триггеров, ци ровые управляемые сопротивления 4, прямой 5 и инверсный 6. выходы тригге ров, перекидные транзисторные ключи 7, шину 8 Земля, элемент 9 сравнения, прямой 10 и инверсный 11 выходы схем сравнения, элементы ИЛИ 12 и 13, входы триггеров 14 и 15, элементы И 16 и 17, элемент ИЛИ 18 на восемь входов, шину 19 опорного напряжения (Ug)( элементы И 20 и 21 на два входа, элемент ИЛИ 22, элемен И 23, шины 24 выходного кода-, элементы И 25 и 26, элемент ИЛИ-НЕ 27, Устройство работает следующим об разом. В исходном состоянии (Ugy 0) триггеры 1 и 2 установлены в состоя ние О сигналом по шине 3. Уровень эталонного напряжения () иа выхо де ци(й)овых управляемых сопротивлений (ЦУС) 4 в каждом разряде соотве ствует весу разряда и форглируется п действием управляющих сигналов с по тенциальных выходов 5 и 6 триггеров 1 предшествукхцик разрядов, подключа щих с помощью соответствующих ключей 7 сопротивления к шине Земля Уровнями квантования сигнала Ugj( (t) в процессе преобразования дл данного АЦП являются четные U gx hy Еа и нечетные Ugy Ьу(2а + 1), где а О ,1,2,... ,15, hy - шаг кван тования по уровню hy{2a+l) факт равенПри и вх ств уровня эталонного напряжения эт в фиксируется элементом 9 сравнения в младааем разряде. С увеличением U х со скоростью, не превышающей шага Квантования hy в одном такте преобразования 1пр , сигнал 1 с выхода 10 элемента 9 сравнения, соответствукядий . после завершения переходных процессов в элементе 9 сравнения () поступает на вход элемента И 17, подотовленного другим входам игналами 1 с выходов 6 триггера 1 ладшего разряда и триггера 2. С выода элемента И 17 ) сигнал проодит элемент ИЛИ 12 () и переклюает триггер 1 млсщшего разряда в остояние 1 по входу 15 Ci ) . На ыходе б триггера 1 устанавливается сигнал О, который поступает на вход элемента И 17. На выходе элемента и 17 также устанавливается сигнал О и триггер 1 мпадшего разряда переходит в режим хранения информации (на входах 14 и 15 сигнал 0 . При убывании Uftx сигнал 1 с выхода 11 элемента 9 сравнения, соответствующий поступает на вход элемента И 16, подготовленный по двум входам сигналами 1 с выхода 5 триггера 1 и выхода 6 триггера 2. С выхода элемента И 16 сигнал проходит элемент ИЛИ 13 и переключает триггер 1 младшего разряда в состояние 1, а затем и на выходе элемента И 16 устанавливается сигнал О и триггер 1 переходит в режим хранения информации. Суммарная продолжительность процесса преобразования на нечетных уровнях квантования определяется соотношениемпо .,. 9 lT l 4ii гдеu 7 11«,Л4а -(7. При Ug hy 2а факт равенства уровня эталонного напряжения U, и U фиксируется схемой 9 сравнения в i-ом разряде (i 71 ). С увеличением Ug с аналогичной скоростью изменения при достижении значения U в i-ом разряде сигнал 1 с выхода 10 элемента 9 сравнения после окончания переходных процессов (Гд) подается на вход элемента И 17, подготовленного по двум другим входам. С выхода элемента И 17 (Т ) сигнал 1 параллельно проходит элемент ИЛИ 12 ( в i-ом разряде, элемент ИЛИ 13 в последующих младших разрядах по цепи сквозного распространения сигнала возбуждения и элемент ИЛИ 18 . (,,,,.). После окончания переходных процессов в триггерах 1 (С) устанавливается код результата преобразования во всех разрядах практически одновременно: в i-ом разряде 1, а в последующих младших - О. Триггер 2 устанавливается в состояние 1 и сигнал с его выхода б поступает на входы элементов И 16 и 17. Триггеры 1 и 2 переходят в режим хранения информации до установления кода на выходах- 10 и 11 элементов 9 сравнения в младших, по отношению к i -му разрядах, совпадающего в одноименных разрядах с кодом на соответствующих выходах 5 и 6 триггера 1. Под действием сигналов с выходов 5 и 6 триггера 1 i-го разряда соответствующие ключи 7 подключают резис торы в ЦУС 4 в младших по значимости разрядах к шине и, 19 (IT ) . Однов{зе менно ключи 7, управляемые с выходов 5 и 6 триггеров 1 каждого последующе го после 1 -го разряда, подключают ре зисторы в ЦУС 4 младших по значимост разрядов к шине Земля 8. Уровень .эталонного напряжения на выходе ЦУС Изменяется за время Z-,. Элементы 9 сравнения в младших по отношению к i-му разрядах фиксируют превышение уровня эталонного напряже ния входного сигнала (Ug,. Ug ) Одна ко элементы И 16 в этих разрядах по двум входам не подготовлены сигналом О с выхода 5 триггера 1 и с выхода 6 триггера 2, и сигнал 1 с выходов 11 элементов 9 сравнения не изменяет состояние триггеров 1 по цепям сквозного распространения сигнала возбуждения. После окончания переходных процес сов в элементах 9 сравнения соответствие сигнала 1 на выходе 10 элемента 9 сравнения и на выходе 5 триг гера 1 в ч -ом разряде выявляется эле ментом И 20, а в последующих младших разрядах соответствие сигнала 1 на выходе 11 элемента 9 сравнения и на выходе 6 триггера 1 - элементами И 21. Сигнал 1 с выхода элементов И 20 и 21 проходит через элемент ИЛИ 22 в каждом разряде и поступает на входы элемента И 23, подготовленного по одному входу сигналом 1 с выхода 5 триггера 2. Сигнал 1 с выхода элемента И 23 переключает триггер 2 ро входу 14 в состояние О. При убывании Ug), и при достижении ,- в i-ом разряде сигнал 1 с выхода 11 элемента сравнения 9 подается на вход элемента И 16, подго товленного по двум другим входс1М сигналом 1 с выходов 6 триггеров 1 и 2. Сигнал 1 с выхода элемента И 16 KiT ) поступает параллельно на элемент ИЛИ 13 в 1-ом разряде, элемент ИЛИ 12 в последующих мпадатх ра рядах и элемент ИЛИ 18. Под действием сигнала 1 с выхода этих элементов в триггерах 1 регистра устанавливает ся код, эквивалентный значению входного сигнала U, в i-ом разряде О а в последующих младших разрядах . Триггер 2 устанавливается в состояние 1. Сигнал О с выхода б триггера 2 поступает на входы элемен та И 16 и 17, триггеры 1 и 2 переходят в режим хранения информации до окончания переходных процессов в эле ментах 9 сравнения младших по отноше нию к i-му разрядах. Под действием сигналов с выходов 5 и 6 триггера i -го разряда соответствуиадие ключи 7 подключают резисторы ЦУС 4 в младших по значимости раз рядах к шине Земля 8. Одновременно ключи 7, управляемые сигналами с выходов- 5 и 6 триггеров 1 каждого последующего разряда, подключают резисторы ЦУС 4 в младших по значимости разрядах к шине 19 Элементы 9 сравнения.в младших по отношению к . ,-му разрядгис фиксируют .превышение входным сигналом уровня эталонного напряжения (UftyJUg). Сигнал 1 с выхода 10 элемента 9 сравнения в со-ответствуняцем разряде поступает на вход элемента 17, на два других входа которого поступают сигналы О с выходов 6 триггеров 1 и 2. На выходах элемента И 17 сигнал О не изменяется, и триггеры 1 сохраняют свое состояние. После окончания переходных процессов в элементах 9 сравнения соответствие сигналов 1 на выходе 15 элементов 9 сравнения и на выходе 6 триггера 1 в i-ом разряде выявляются элементом И 21, а в последующих младших разряда соответствие сигнала 1 на выходе 10 элемента 9 сравнения и на вьЕходе 5 триггера 1 - элементами И 20. Сигналы 1 с выходов элементов И 20 и 21 проходят через элемент ИЛИ 22 в каждом разряде и подаются на вход элемента И 23, подготовленного по одному входу сигналом 1 с выхода 5 триггера 2. Сигнал 1 с выхода элемента И 23 переключает триггер 2 по входу 14 в состояние О. Сууыараая продолжительность процесса преобразования на четных уровнях квантования не зависит от числа разрядов АЦП и определяется соотношениемiJTiPj l{C9+C,) т -f -v -f -v f т -f где 1-1-41 ч,7 46 %o It T M3- 13 Для считывания кода в кодовые шины 24 в каждом разряде сигнал с выхода , 5 подается на один из выходов элемента И 25, ас выхода 6 на один из входов элемента И 26. На другие входы элементов И 25 и 26 подается сигнал 1 с выхода элемента ИЛИ-НЕ 27, На входы элемента ИЛИ-НЕ 27 подаются сигналы с выходов элементов И 16 и 17 младшего разряда. Считывание кода .производится только в те моменты , когда триггер 1 находится в рекиме хранения информации, т.е. на выходах элементов И 16 и 17 сигнал О. читывание кода с выходов 5 и 6 тригеров 1 регистра, находящихся в режиме хранения информации, полностью исключает ошибки из-за наложения сигнаа считывания на переходные процессы в триггерах 1. Запаздывание выходного кода в шинах 24 по отношению к началу процес- са преобразования определяет динамиескую погрешность АЦП искладывается з времени цикла и времени счи.хывани,я

+ ) Отнесение кода в шинах 24 при регистрации к моменту начала процесса преобразования ввиду постоянства на различных уровнях квантования позволяет исключить/ составляющую динамической погрешности из общей погрешности преобразования.

Введение в схему АЦП триггеров с потенциальными входами, дополнительных логических элементов и новых связей позволяет повысить помехоустойнивость к импульсным помехам, быстродействие , надежность схемы и ее технологичность в интегральном исполнении.

Формула изобретения

Аналого-цифровой преобразователь, содержащий в каждом разряде элемент сравнения, триггер, первые элементы ИЛИ, содержащие так-же за исключение старшего разряда, первые элементы И, первый и второй входы каждого из которых соединены с выходами сранения и триггера, а выходы соединены со входами первых элементов ИЛИ, выходы которых соединены с первыми и вторыми входами триггеров, третьи входы которых соединены с шиной Установка в ноль, вторые элементы И, первые входы которых соединены с выходами триггера, цифровые управляемы сопротивления и ключи, управляккдае входы которых соединены с выходами триггеров предыдущих разрядов, а выходы - с шиной опорного напряжения, общей шиной и цифровыми управляег ми сопротивлениями, отличающийся тем, что, с целью повышения надежности, быстродействия, точности считывания и технологичности в интегральном исполнении в старший разряд введены третьи элементы И, в младший разряд - элемент ИЛИ-НЕ, во . все разряды, кроме старшего - четвертые элементы И и вторые элементы ИЛИ, дополнительный триггер, пятый элемент И, третий элемент ИЛИ, при этом входы третьих элементов И соединены с выходами триггера и элемента сравнения старшего разряда, а выходы соединены с входами элемента ИЛИ старшего разряда, входы четвертых элементов И каждого разряда соединен с выходами триггера и элемента сравнения, а выходы соединены с входами вторых элементов ИЛИ, выходы которых соединены. с,о входами пятого элемента И, выход которого соединен с первым входом до-, полнительного триггера, первый вы0 од которого соединен с третьими входами первых элементов И, а второй выход - со входом пятого элемента И, выходы первых и третьих элементов И соединены со входами третьего элемента ИЛИ, выход которого соединен со

вторым входом дополнительного триггера, выходы первых элементов И младших разрядов соединены с входами элемента ИЛИ-НЕ, выход которого соединен со вторыми входами вторых элементов И.

Источники информации, принятые во внимание при экспертизе

1. Кирпичников В.Н., Макаров Э.П., Чапцов Р.П. Метод улучшения динамических характеристик аналого-цифрового преобразователя поразрядного сравнения. - Горный журнал, 1971, 9, с..147-151 (прототип).