Преобразователь биполярного кода в однополярный Советский патент 1981 года по МПК H03K13/24 

пы и подключен к выходу одного из соответствующих элементов И-НЕ третей и четвертой групп, а первые входы элементов И-НЕ в каждой из третьей и четвертой групп соединены между собой и подключены соответственно к третьему и четсвертому входам логического блока, дополнительные чвходы которого соединены со торыми входами элементов И-НЕ третьей и четвертой групп.

На чертеже приведена структурная электрическая схема преобраэователя биполярного кода в однополярный.

Преобразователь содержит два канала, первый из который состоит из делителя 1 напряжения, усилителя-ограничителя 2, усилителя 3, и преобразователя 4 уровня сигнала,а второй - из делителя 5 напряжения, усилителя-ограничителя 6, усилителя 7 и преобразователя 8 уровня сигнала, и логический блок 9, который содержит восемь элементов И-НЕ 10 - 17 и три элемента ИЛИ 18 - 20, шины 21 и 22 сигнала управления, входные 23 и 24 шины,выходные 25-27 шины.

Устройство работает следующим образом.

В отсутствие входного сигнала на входных шинах 23 и 24 имеется нулевой потенциал, при этом на выходах усилителей-ограничителей 2 и б присутствует высокий логический уровень. ,

На выходах усилителей 3 и 7 присутствует отрицательный потенциал, который преобразуется преобразователями 4 и 8 уровня сигнала в высокий логический уровень на их выходах. На шины 21 и 22 сигнала управления также подается высокий логический уровень. При этом на выходах элементов И-НЕ 10-13 присутствует низкий логический уровень, на выходах элементов И-НЕ 14-17 - высокий логический уровень, на всех выходах преобразователя биполярного кода (на выходах всех элементов ИЛИ) низкие логические уровни.

При появлении сигнала информации единицы, чему соответствует положительный потенциал на первом входе и отрицательный потенциал на втором входе, на выходе усилителя-ограничителя 2 появляется низкий логический уровень, а на выходе усилителя отрицательный потенциал уменьшается и преобразуется преобразователем 8 в низкий логический уровень на его выходе. Состояние усилителяограничителя 6, усилителя 3 и преобразователя 4 уровня не изменяется. Низкие логические уровни на входах элементов И-НЕ 10 и 13 приводят к появлению высоких логических уровней на их выходах. Совпадение высоких логических уровней на входах .элемента И-НЕ 14 приводит к появлению на его выходе низкого логического уровня, при этом на шинах 25 и 26 элементов ИЛИ 18 и 19 появляются высокие логические уровни, сигналы информации единицы и тактового импульса.

При появлении сигнала информации нуля, чему соответствует отрицательный потенциал на первой шине 23 и положительный потенциал на второй 2 появляется низкий логический уровен на выходах усилителя-ограничителя 6 и -преобразователя 4-уровня. Состояние усилителя ограничителя б и преобразователя 8 уровня не изменяется В результате на выходах элементов И-НЕ 11 и 12 появляются высокие логические уровни, совпадение их на входе шестого элемента И-НЕ 15 приводит к появлению низкого логического уровня на втором входе элемента ИЛИ 19 и к появлению его на выходной шине 26 высокого логического уровня, сигнала тактового импульса. На выходной шине 25 остается низкий логический уровень, сигнал информации нуля.

При появлении сигнала помехи, чему соответствуют одинаковые потенциалы на шинах 23 и 24, появляются низкие логические потенциалы на выходах усилителей-ограничителей 2 и 6 (при положительных входных потенциалах) или на выходах элементов переноса преобразователей 4 и 8 уроня (при отрицательных входных сигналах) , что приводит к совпадению высоких логических уровней на входах элементов И-НЕ 16 и 17, к появлению низкого логического уровня на входе элемента ИЛИ 20 и высокого логического уровня на его выходной шине 27 сигнала сбоя.

Появление сигнала только в одном Из каналов не приводит к появлению выходного сигнала, так как входы соответствующего элемента И-НЕ с 14 по 17 нет .совпадения двух высоких логических уровней. Если же на шины 21 и 22 подают низкий логический уровень, на выходах соответственно элементов И-НЕ 10 и 15 или 1.2 и 13 появляется высокий логический уровень, который разрешает прохождение сигнала другого канала. При этом выходные сигналы сопровождются сигналом сбоя, свидетельствующим о неполной достоверности информации.

Таким образом, предлагаемый преобразователь биполярного кода в однополярный позволяет осуществлять вьщелениё информации при ухудшении условий ее передачи. При перекрытии помехой полезного сигнала получается сигнал сбоя, по которому,, хотя и с пониженной достоверностью, можно частично восстанавливать информацию, которая в других аналогичных

устройствах просто вырезается или в некоторых случаях пропускается без указания недостоверности. Преобразователь позволяет полностью использовать избыточность, заложенную в биполярном коде и обеспечивает прием информации даже при выходе из строя одного из каналов.

Формула изобретения

1. Преобразователь биполярного кода в однополярный, содержащий два делителя напряжения, вход каждого и которых соединен с одной из входных шин, а выход через соответствующий усилитель-ограничитель подключен к одному из входов логического блока, третий и четвертый входы которого соединены с шинами сигнала управления, отличающийся тем, что, с целью повьшения надежности преобразования, в него введены два преобразователя уровня сигнала и два усилителя, вход каждого из которых соединен с выходом одного из делителей напряжения, а выход через соответствукяций преобразователь уровня сигнала подключен к дополнительному входу логического блока.

2. Преобразователь по п. 1, отличающийся тем, что логический блок содержит восемь элементов И-НЕ, объединенных в группы по два, и три элемента ИЛИ, входы первых -двух из которых соединены с выходами элементов И-НЕ первой группы, входы третьего подключены к выходам элементов И-НЕ второй группы, причем

O каждый вход элементов И-.НЕ первой группы соединен с одним из входов элементов И-НЕ второй группы и подключен к выходу одного из соответствующих элементов третьей И чет5 ;вертой групп, а первые входы элементов И-НЕ в каждой из третьей и четвертой групп соединены между собой и подключены соответственно к третьему и четвертому входам логического блока, дополнительные входы которого со0единены со вторыми входами элементов И-НЕ третьей и четвертой групл,

Источники информации, принятые во внимание при экспертизе

1.Патент США 3139615,

5 кл. 340-347, 08.06.64.

2,Авторское свидетельство СССР

658735, кл. Н 03 К 13/24, 30.12.76.