Устройство регулируемой задержки Советский патент 1981 года по МПК H03K5/13 

Описание патента на изобретение SU873396A1

. Изобретение относится к импульсно технике и может быть использовано дл формирования временных интервалов в устройствах импульсной радиосвязи, .радионавигации, телеметрии, в различ ных схемах таймирования, при исследо ваниях в области ядерной физики и т.д. Известно устройство квантованной задержки, содержащее два счетчика, блок поразрядного сравнения, элемент совпадения и элемент запрета 1. Недостатком устройства является ограниченная величина дискретиостц регулирования временного интервала и нестабильность величины формируемо временной задержки при воздействии асинхронного стартового сигнала, которые определяются периодом тактовой частоты. Наиболее близким Л предлагаемому является устройство, содержащее элемент иеКЛЮЧАЮЩЕБ или, установочный счетчик и триггер управления 2. Недостатками устройства являются большая величина дискретности регулирования временного интервала, определяемая .периодом следования тактовых импульсов (т; ), поступающих от внешнего генератора , и большая величина нестабильностиформируемой временной задержки при воздействии асинхронного стартового сигнала, максимальная величииа которой также определяется периоде следования тактовых импульсов (тЬ ), Цель изобретения - уменьшение дискретности регулирования временного интервала и повышение его стабильности . Для достижения указанной цели в устройство регулируемой задержки, содержащее триггер управления, установочный счетчик и регистр памятиг введены дешифратор, N элементов задержки, N логических элементов ИЛИ ц (N+1) логических элементов И, причем вход устройства соединен со входом установки единицы триггера управления и с первыми входами N-логических элементов И, входы которых связаны с выходами депшфратора, а выходы - с первыми входами соответствующих элементов ИЛИ, выход триггера упра ления подключен ко входу записи установочного счетчика и к первому входу (N+D-oro логического элемента И, выход которого соединен со . вторым входом первого логического элемента ИЛИ, выход последнего связан

со входом первого элемента задержки, выход которого соединен со вторым входом второго логического элемента ИЛИ, выход последнего подключен ко входу второго элемента задержки и т.д., выход N-oro элемента задержки подключен к счетному входу установочного счетчика и ко второму входу (N+l)-oro логического элемента И, а входы дешифратора и информационные входы установочного счетчика связаны через регистр Пс№4яти с шинами записи выход установочного счетчика соединен со входом установки нуля триггера управления и выходом устройства.

На чертеже представлена структурная схема предлагаемого устройства ргулируемой задержки.

Устройство состоит из триггера управления 1, выход которого связан с первым входом (N+l)-oro логического элемента И 2, выход которого соедине со вторым входом первого из N -логических элементов ИЛИ 3, а выходы последних подключены ко входам соответствующих элементов задержки 4 установочного счетчика 5, счетный вход которого подключен к выходу N-oro элемента задержки и ко второму входу {N+l)-oro логического элемента И, а вход записи - к выходу триггера управления 1, дешифратора 6, выходы которого связаны со вторыми входами N логических элементов И, а выходы с регистром памяти 7, подключенным 1акже к шинам записи установочного счетчика, входа 8 устройства, соединенного со входом установки единицы триггера управления и с первыми входами N логических элементов И, выходы которых подключены к первым входам соответствующих логических э-лементов ИЛИ, выхода 9 устройства, связанного со входом установки нуля триггера управления и являющегося выходом установочного счетчика, шин записи 10, подключенных ко входам регистра памяти.,

Устройство регулируемой задержки работает следующим образом.

В исходном состоянии (до момента прихода запускающего сигнала на вход 8 устройства) триггер управления 1 находится в нулевом состоянии, блокируя по первому входу (Ы+1)-й лЬгический элемент И 2 и по входу записи установочный счетчик 5. Дешифратор 6 блокирует по вторым входам все N логических элементов И 2 кроме одного, номер которого определяется кодом, присутствующим на входах дешифратора 6. Иа информационных входах установочного счетчика 5 присутствует кодIопределяющий число, записываемое в счетчик. В регистр . памяти 7 записано по шинам записи 10 число, соответствующее заданной величине задержки. В момент прихода на вход 8 запускающего импульса триггер управления 1 переключается в единичное состояние, деблокируя (Ы+1)-й логический элемент И 2 и установочны счетчик 5, в который из регистра памяти 7 записывается число. Одновре- . менно с этим запускающий импульс проходит через один из N логических элементов И 2, на втором входе которого отсутствует сигнал запрета от дешифратора б, и поступает на первый вход соответствующего логического элемента ИЛИ 3. Затем этот импульс проходит через последующие соединенные последовательно, чередующиеся логические элементы ИЛИ 3 и элементы задержки 4, а также через деблокированный (Ы-И)-й логический элемент И. Далее импульс циркулирует по кольцу, образованному логическими элементами ИЛИ 3,элементами задержки 4 и (Ы+1)-ы логическим элементом И 2. На выходе N-oro элемента задержки генерируется последовательность тактовых импульсов, период следования которых определяется суммарной величиной задержки элементов кольца. Момент появления первого тактового импульса на счетном входе установочного счетчика 5 определяется временем задержки прохождения импульса от логического элемента ИЛИ 3, связанного с соответствующим деблокированным дешифратором 6 логическим элементом И 2, до выхода N-oro элемента задержки. Счетчик начинает считать тактовы импульсы, и когда их число совпадает с записыванным в установочный счетчик числом, он устанавливается в нулевое состояние. На выходе счетчика вырабатывается задержанный относительно запускающего импульса сигнал, который поступает на выход 9 устройства регулируемой задержки и на вход установки нуля триггера управления 1, который переключается в начальное состояние, блокируя по входу записи установочный счетчик 5 и (Ы+1) логический элемент И. Устройство возвращается в исходное . состояние .

Общая величина формируемого временого интервала задержки определяется как.

.. То5ы Т,я + Тсц.. (1

де Т

начальная величина задержнач. ки, определяемая временем прохождения запускающего импульса по цепи задержки от логического элемента ИЛИ, связанного с деблокированным дешифратором логически) элементом И, до выхо;с1 N-oro элемента задержки;

величина временного интер Ы. вала, формируемого установочным счетчиком. При этом Тнс1ч. K/TI + Та + Tj где Т - величина временной задержки, определяемая элементом задержки; Т - величина временной задержк вносимая логическим э;|емен том ИЛИ; Т - величина временной задержк вносимая (N + 1)-ым логиче ким элементом И, Кг1,1,...,М - количество элементов задер ки и логических элементов ИЛИ, черезкоторые проходи импульс запуска до того, к поступает на счетный вход установочного счетчика. С хорошей степенью приближения можно считать, что величина начальной задержки составляет „ 404. К т,. - (3) Величина временного интервала, формируемого установочным счетчиком Тс-ц. m . TO, (4) где ,l,...,M - число, записанное в установочный счетчик; Тр - период повторения генерируемых такт вых импульсов, ко торый равен TO N/T + Т, Н- Т;, (5) + Т, Таким образом, величина формируе мого временного интервала задержки предлагаемом устройстве равна Тобьц К . Т, + m . Т, В известном устройстве величина временного интервгша задержки определяется как т.Т- + U Т I л Т где TO - период следования тактовых импульсов; Л Т - нестабильность формируемого временного интервала, определяемая асинхронностью пос тупления импульса запуска по отношению к. тактовым импульсам. Из формулы (6) и (7) видно, что при равенстве m TO m . TO .(8) в предлагаемом устройстве возможна дополнительная регулировка формируемого временного интерваша (см. форму лу 5) с дискретностью Т, |Л .(9) Следовательно, в предлагаемом уст ройстве регулируемой задержки дискретность регулирования по сравнению с известным уменьшена в N раз. ; Из принципа работы известного уст ройства следует, что максимальная Be личина нестабильности формируемого, временного интервала ДТ (в формуле 7) при асинхронном воздействии за-; пускающего импульса составляет ЛТ тА. 2) (7) (10) В предлагаемом устройстве подобная ошибка исключена, так как момент начала формирования временного интервала всегда жестко связан с произвольным моментом появления импульса запуска, который проходит через деблокировг1 нный дешифратором логический элемент И, поступая в определенную точку кольца. Следовательно, предлагаемое устройство формирует временные интервалы, обладающие значительно большей стабильностью, чем у известного устройства. Наибольший эффект от применения предлагаемого устройства достигается при формировании временных интервалов наносекундного диапазона. В качестве элементов задержки в этом случае целесообразно использовать интегральные микросхемы. Формула изобретения Устройство регулируемой задержки, содержащее триггер управления, установочный счетчик, регистр памяти, отличающееся тем, что, с ,целью уменьшения дискретности регулирования временного интервгша и повьпиение его стабильности, в него введены дешифратор, N элементов згщержки, N Логических элементов ИЛИ и (N+1) логических элементов И, причем вход устройства соединен, со входом установки единицы триггера управления и с первым входом N логических элементов И, вторые которых связаны с выходами деижфратора, а выходы - с первыми в одамя соответствующих элементов ИЛИ, выход триггера управления подключен ко входу записи установочного счетчика и к первому входу (N+l)-oro логического элемента И, выход которого соединен со вторым входом первого логического элемента ИЛИ, выход последнего связан со входом первого элемента задержки, выход которого соединен со вторым входом второго логического элемента ИЛИ, выход последнего подключен ко входу второго элемента задержки и т.д., выход N-oro элемента задержки подключен к счетному входу установочного счетчика и ко второму входу (N+l)-oro логического элемента И, а входы дешифратора и информационные входы установочного счетчика связаны через регистр памяти с шинами записи, выход установочного счетчика соединен со входом установки нуля триггера управления и выходом устройства. Источники информации, . принятые во внимание при экспертизе 1.Авторское свидетельство СССР 639132, кл. Н 03 К 5/13, 28.12.73. 2.Патент Японии 52-36669, заявл. 08.12.72, № 47-123245, кл. 98/5/С22, Н 03 К 5/153, опублик. 17.09.77 (прототип).

Похожие патенты SU873396A1

название год авторы номер документа
Времязадающее устройство 1980
  • Ваганов Алексей Константинович
  • Васильев Владлен Сергеевич
  • Гордин Владимир Израилевич
SU884112A1
Многоканальный таймер 1979
  • Ваганов Алексей Константинович
  • Васильев Владилен Сергеевич
  • Гордин Владимир Израильевич
SU813737A1
Устройство для задержки импульсов 1984
  • Ваганов Алексей Константинович
  • Васильев Владилен Сергеевич
  • Гордин Владимир Израильевич
  • Ковальский Алексей Михайлович
SU1280695A1
Устройство цифроуправляемой задержки 1979
  • Ваганов Алексей Константинович
  • Васильев Владилен Сергеевич
  • Гордин Владимир Израильевич
SU790221A1
Устройство измерения длительности сгустка заряженных частиц циклотрона 1983
  • Ваганов А.К.
  • Васильев В.С.
  • Гордин В.И.
SU1111672A1
Устройство задержки импульсов 1985
  • Ваганов Алексей Константинович
  • Васильев Владилен Сергеевич
  • Гордин Владимир Израильевич
SU1336216A1
Генератор псевдослучайной последовательности импульсов 1986
  • Каракушьян Александр Григорьевич
  • Седунов Николай Александрович
SU1368959A1
СИСТЕМА ДЛЯ ШИФРАЦИИ И ДЕШИФРАЦИИ КОМАНД 1991
  • Мягков Ю.Г.
  • Ибрагимов М.И.
  • Мамедов Н.А.
RU2043699C1
УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ РЕГЕНЕРАЦИЕЙ В ПОЛУПРОВОДНИКОВОМ ДИНАМИЧЕСКОМ ЗАПОМИНАЮЩЕМ УСТРОЙСТВЕ 1994
  • Самхарадзе Тамази Георгиевич
RU2040808C1
Устройство для моделирования деятельности человека-оператора 1986
  • Балабай Вячеслав Иванович
  • Евец Олег Юрьевич
  • Селюков Юрий Николаевич
  • Тютерев Владимир Федорович
SU1399761A1

Иллюстрации к изобретению SU 873 396 A1

Реферат патента 1981 года Устройство регулируемой задержки

Формула изобретения SU 873 396 A1

SU 873 396 A1

Авторы

Ваганов Алексей Константинович

Васильев Владлен Сергеевич

Гордин Владимир Израильевич

Даты

1981-10-15Публикация

1979-12-03Подача