Времязадающее устройство Советский патент 1981 года по МПК H03K5/153 

1

Изобретение относится к импульсной технике н может быть использовано для формирования Временных интервалов в измерительной технике, в различных системах таймирования, при исследованиях в ядерной физике и т. д.

К числу основных требований, предъявляемых к времязадающим устройствам, относятся широкий диапазон регулирования в|)емениых интервалов, малая дискретность его регулирования, высокая стабильность формируемых интервалов и небольшие габариты устройства.

Известно устройство, содержащее набор идентичных блоков, каждый из которых состоит из нескольких электромеханических реле, ключевого полупроводникового триода и времязадающей R-цепи 1..

Недостатками данного устройства являются узкий диапазон регулирования и низкая стабильность формируемого временного интервала.

Наиболее близким к изобретеиию по технической сущности является устройство задержки импульсов, содержащее основную ли яию задержки, дополнительную линию задержки с отводами, временной дискриминатор, двоичный счетчик, дешифратор, форми рователь импульсов по длительности, элемент ИЛИ, п триггеров, (п + 1) элементов И

Недостатком известного устройства является возможность расширения диапазона 5 формируемых временных задержек при сохранении малой дискретности их регулирования без значительного увеличения габаритов устройства.

Цель изобретения - расширение диапазона регулирования формируемой временной задержки и уменьшение габаритов устройства при высокой стабильности задержки и малой дискретности ее регулирования.

Поставленная цель достигается тем, что во времязадающее устройство, содержащее IS (п -f i) логических элементов И, дешифратор, логический элемент ИЛИ, установочный счетчик, линию задержки и три триггера, введены синхронизируемый высокочастотный генератор, два логических элемента И, логический элемент ИЛИ и регистр памяти, причем вход старта устройства связаи с

30 входом тактирующего импульса срнхронизируемого высокочастотного генератора и с входом установки единицы первого тригrepa, выход синхронизируемого высокочастотного генератора подключен к счетному входу установочного счетчика, вход записи которого соединен с выходом первого триггера, а между генератором стабильной частоты и входом первой линии задержки синхронизируемого генератора последовательно включены (п -f 3)-ий логическийэлемент И и первый логический элемент ИЛИ, выход установочного счетчика подключен к входу установки нуля первого и к входу устаиовки единицы второго триггеров, ко входу импульса сброса синхронизируемого высокочастотного генератора и через линию задерж кн к входу установки единицы третьего триггера и первому входу (п + 2)-ого логического элемента И, второй вход которого связан с первым выходом второго триггера, второй выход которого соединен с вторым входом (п + 3)-его логического элемента И. выход (п + 2)-ого логического элемента И подсоединен к второму входу первого логического элемента ИЛИ, вход первой и выходы каждой из п линий задержек синхронизируемого высокочастотного генератора подключены к соответствующим первым входам (п -f 1) логических элементов И, вторые входы которых связаны с выходом третьего триггера, а третьи входы - с выходом дешифратора, выходы (п -Ь 1) логических элементов И соединены с входами второго логического элемента ИЛИ, выход которого является выходом устройства и соединен с входами установки нуля второго и третьего триггеров, входы дешифратора связаны с младшими разрядами регистра памяти, старшие разряды которого подключены к информационным входам установочного счетчика, а входы регистра памяти подсоединены к шинам записи.

На чертеже представлена структурная схема времязадающего устройства.

Устройство состоит из синхронизируемого высокочастотного генератора 1, (п + 3) логических элементов И 2, двух логических элементов ИЛИ 3, трех триггеров 4, линии 5 задержки, установочного счетчика 6, дешифратора 7 и регистра 8 памяти. При этом выход генератора стабильной частоты синхронизируемого высокочастотного генератора подключен к первому входу (п -f- 3)-его логического элемента И, выход последнего соединен с первым входом первого логического элемента ИЛИ, второй вход -которогосвязан с выходом (п 4- 2)-ого логического элемента И, а выход - с первым входом (пЧ- 1)-ого логического элемента И и с входом первой линии задержки синхронизируемого высокочастотного генератора. Выходы линий задержек синхронизируемого высокочастотного генератора подключены к (Крвым входам п логических элементов И. Вход старта 9 устройства связан с входом тактирующего импульса синхронизируемого

высокочастотного генератора и с входом единицы первого триггера, выход которого подключен к входу записи установочного счетчика. Вход установочного счетчика соединен с выходом синхронизируемого высокочастотного генератора, а выход его - с входом линии задержки, с входом установки нуля первого триггера, с входом импульса сброса синхронизируемого высокочастотиого генератора и с входом установки единицы второго триггера, выходы которого подключены к вторым входам (п -|- 2)-ого и (п -Ь 3) его логических элементов И.

Первый вход (п + 2)-ого логического элемента И связан с выходом линии задержки и входом установки едииицы третьего триггера, выход которого соединен с вторыми входами (п ч- 1) логических элементов И. Выходы дешифратора связаны с третьими входами (п + I) логических элементов И, выходы которых через второй логический

элемент ИЛИ подключены к входам установки нуля второго и третьего триггеров и выходу устройства 10. Шины записи устройства 11 соединены с входом регистра памяти, младшие разряды которого связаны

с входами дешифратора, старшие разрйды с информационными входам установочного счетчика

Времязадающее устройство работает следующим образом.

В исходном состоянии (до момента прихода запускающего сигнала на вход старта 9 устройства) все триггеры 4 находятся в нулевом состоянии. При этом первый триггер блокирует, по входу записи установочный счетчик 6, на. информационных входах ко.торого присутствует код, определяющий записываемое в него число, второй триггер блокирует по второму входу (п Ч- 2)-ой логический элемент. И и деблокирует (п + 3)ий логический элемент И, третий триггер блокирует по вторым входам (п-I- 1) логические элементы И 2. С генератора стабильной частоты генератора I через логические элементы (п -I- 3)-ий И 2 и первый ИЛИ 3 подается на вход п последовательно соединенных линий задержек генератора 1 напряжение стабильной частоты. В регистр 8 памяти по шинам 11 записи записанное число,

соответствующее заданной величине задерж: кИ. Дешифратор 7 блокирует по -третьим

входам все из (п -Ь 1) логических элементов. И, кроме одного, номер которого определяется кодом, присутствующим на его входах. На выходе устройства 10 сигналы отсутствуют.

В момент прихода на вход 9 импульса старта первый триггер перебрасывается в противоположное состояние, деблокируя по входу записи установочиый счетчик 6, в который из регистра 8 памяти записывается требуемое число. С выхода генератора 1 на счетный вход счетчика 6 начинают поступать импульсы стабильной частоты. Счетчик считает тактовые импульсы, и когда их число совпадет с записанным в установочный счетчик числом, счетчик б устанавливается в нулевое состояние, на его выходе вырабатывается сигнал, который подается на вход установки единицы второго триггера, вход линии задержки 5, вход установки нуля первого триггера и вход импульса сброса генератора I. При этом первый триггер 4 возвращается в исходное-состояние, блокируя счетчик 6, а второй триггер 4, переключаясь, блокирует (п + 3)-ий логический элемент И и деблокирует (п + 2)-ой .логический элемент И. Генерация тактовой Частоты с выхода синхронизируемого высокочастотного генератора i прекращается. Задержанный на линии 5 задержки выходной импульс со счетчика 6 поступает на первый вход (п+2)-ого логического элемента И и вход установки единицы треть-его триггера, который переключается в единичное состояние, деблокируя по вторым входам все (п -f 1) логические элементы И 2. Импульс, прошедший через (п + 2)-ой логический элемент И и первый логический элемент ИЛИ, поступает на (п -f 1)-ый логический элемент И и на вход первой из п последовательно включенных линии задержItH генератора I. Этот импульс проходит по цепи линий задержек генератора 1 и через один из (п -1- 1) логических элементов И, у которого отсутствует сигнал блокировки на втором и третьем входах, подается на второй логический элемент ИЛИ и через него на выход устройства и на входы установки нуля второго и третьего триггеров. Второй и третий триггера переключаются в нулевое состояние, при этом деблокируется (п 4- 3)-ий логический элемент И и блокируются (п -f 2) логических элементов И. Таким образо.м схема возвращается в исходное состояние. Величина формируемой временной задержки определяется как Т Т, -Ь Tj-n Ч-ЬТо-М,(1) гдеТ1-величина временной задержки, определяемая электрической длиной линии задержки 5; Tj - величина временной задержки одной линии задержки синхронизируемого высокочастотного генератора;п - 0,1 N количество линий задержек генератора I, через которые прошел импульс с выхода счетчика 6 на первый вход одного из (п + 1) логических элементов И, номер которого определяется младшими разрядами регистра 8 памяти; Тд-Tjjn- период следования импульсов генератора стабильной частотц синхронизируемого высокочастотного генератора, поступающих на установочный счетчик 6; М0,1.п2-число, записанное в счетчик 6 н соответствующее старшим разрядам регистра памяти 8. Линия 5 задержки предназначен для того, чтобы после отключения выходы генератора стабильной частоты от входа п последовательно соединенных линий задержек синхронизируемого высокочастотного генератора 1 (в результате блокировки (п -f 3)его логического элемента И) процессы на этих jjHHHHx задержки успели прекратиться к моменту поступления на них задержанного с помощью линии 5 задержки выходного импульса со счетчика 6. При этом величина задержки линии задержки 5 выбирается из условия T2-N. Величина временной задержки в известном устройстве равна Т Ti -f Тг п, где TI - время задержки на линии задержки;Та - время задержки одного звена задержки; п - количество используемых отводов линии задержки. При равенствах . и Tj-n Trn имеем Т Ti-f Т2-п-(3). Из сравнения уравнений (I) и (3) видно, что в предлагаемом устройстве дпамазт формируемых задержек на величину ДТ ТоМ шире, чем в известном устройстве Увеличение диапазона регулирования временного интервала оеущестнлястся без изменения шага дискретности, который определяется величиной Тг, как у известного. Стабильность формир/)иания временной задержки в предлагаемом устройстве обеспечивается применением в нем сиихромизируемого высокочастотного генератора. Так как широкий диапазон регулирования временного интервала при малом шаге его изменения (порядка единиц наносекунд) достигается без увеличения количества схемы, предлагаемое устройство является более экономичным по сравнению с известным. Кроме того, изобретение обеспечивает формирование временного интервала величиной более сотен микросекунд. Формула изобретения Времязадающее устройство, содержащее (п-(- I) логических элементов И,;дешифраор, логический элемент ИЛИ, установочный четчик, линию задержки и три триггера, тличающееся тем, что, с целью расширения иапазона регулирования формируемой вреенной задержки и уменьи1ер1ия габаритов стройства при высокой стабильности заержки и малой дискретности ее регулироания, в него введены синхронизируемый В1асокочастотный генератор, два логических элемента И, логический элемент ИЛИ. и регистр памяти, причем вход старта устройства связан с входом тактирующего импульса синхронизируемого высокочастотного енератора и входом установки единицы первого триггера, выход синхронизируемого высокочастотного генератора подключен к счетному входу установочного счетчика, вход записи которогд соединен с выходом первого триггера, а между генератором стаСильной частоты и входом первой линии задержки синхронизируемого высокочастотного генератора последовательно включены (п Ч- 3) -ий логический элемент И и первый логический элемент ИЛИ, выход установочного счетчика подключен к входу установки нуля первого, входу установки единицы второго триггеров, входу импульса сброса синхронизируемого высокочастотного генератора и через линию задержки к входу установки единицы третьего триггера и первому входу (п + 2) -ого логического элемента И, второй вход которого связан с первым выходом второго триггера, а второй вход второго триггера соединен с вторым входом (п + 3)-его логического элемента И, выход (п -f 2) -ого логического элемента И подсоединен к второму входу первого логического элемента ИЛИ, вход первой и выходы каждой из п линий задержки синхронизируемого высокочастотного генератора подключены к соответствующим первым входам (п -f 1) логических элементов И, вторые входы которых связаны с выходом третьего триггера, а третьи входы - с выходом дешифратора, при этом выходы (п -f- 1) логических элементов И соединены .с входами второго логического элемента ИЛИ, выХод которого является выходом устройства и сое-, динен с входами установки нуля второго и третьего триггеров, входы дешифратора связаны с младшими разрядами регистра памяти, старшие разряды которого, подключены к информационным входам устаиовочного счетчика, а входы регистра памяти подсоединены к шинам записи. Источники информации, принятые во внимание при экспертизе 1.Патент Японии № 52-42620; кл. (98) 5 С. II2. 2.Авторское свидетельство СССР № 547032, кл. Н 03 К 5/13. 08.П..75.