Аналоговое запоминающее устройство Советский патент 1981 года по МПК G11C27/00 

(54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и технике регулирования. В технике регулирования часто возникают задачи длительного хранения величины управляющего воздействия, например, хранение постоянного напряжения на управлякщем входе кварцевого генератора, находящегося в кольце фазовой автоподстройки, пр размыкании петли ФАП и других систе мах ештоматического управления. Известно аналоговое устройство д хранения и выборки информации, кЬто рое состоит из двух каналов записи информации. Информация в виде посто янного напряжения запоминается на двух интегрирующих конденсаторах, при этом величины емкостей выбираются разными, поэтому постоянные времени разряда конденсаторов разные. Напряжения на конденсаторах сравниваются схемой сравнения. При рассогл асовании двух напряжений со cxeMii сравнения выдаются команды на : включение генераторов коротких импул 1 сов,Короткие импульсы подаются на ко денсаторы и подзаряжают их. Таким образом поддерживается равенство напряжений на конденсаторах tH . Недостатком даннога устройства является невысокая надежность дли- : тельного хранения постоянного напряжения, так как со временем напряжение на конденсаторах будет уменьшаться. Наиболее близким к предлагаемому по технической сущности является аналоговое запоминающее устройство, состоящее из интегратора, нуль-органа, ключа, преобразователя код-напряжение, реверсивного счетчика, логического блока, компаратора и генератора тактовых импульсов. Первый вход интегратора является входом .устройства, а второй вход соединен с выходом ключа. Выход интегратора, являющийся выходом устройства, подключен ко второму входу компаратора, первый вход которого подключен к выходу преобразователя код-напряжение. Информационные входы преобразователя код-напряжение соединены с инфОЕ лационными выходами реверсивного счетчика, а управляющий вход преобразователя подключен к выходу управления логического блока, другие выходы которого подключены ко входам реверсивного счетчика. Первый, второй, третий и четвертый входы логического блока подключены соответственно к BHXojfy генератора тактовых илшульсов, к выходу компаратора, соединенному с сигнальным входом ключа, к выходу нуль-органа, соединенному с управляющим входом -.ключа и к выходу реверсивного счетчика. Первый вход нуль-органа подключен ко входу устройства, а второй к общей шине устройства f21.

Недостатком данного устройства .является невысокая нещежност-ь длительного хранения запоминающего напряжения.

. в случае сбоя реверсивного счетчика в режиме хранения напряжение на интеграторе будет уст;анавливаться равным напряжению на выходе преобразователя, в результате отслеживания интегратора состояния реверсивного счетчика.

Цель изобретения - повышение надежности устройства.

Поставленная цель достигается тем, что в аналоговое запоминающее устройство, содержащее интегратор, первый вход которого соединен с первым входом нуль-органа и со входом устройства, ключ, выход которого соединен со вторым входом интегратора, генератор тактовых импульсов, выход которого подключен к первому входу блока управления, второй вход блока упрашления соединен с выходом нуль-органа, второй вход которого подключен к шине нулевого потенциала, выход блока управления соединен с первым входом реверсивного счетчика, выходы которого соединены со входами преобразователя коднапряжение, компаратор, первых вход которого соединен с выходом преобразователя код-напряжение, второй вход компаратора подключен к выходу интегратора, выход компаратора соединен с третьим входомблока управления, введен пассивный элемент, один из выводов которого подключен к выходу преобразователя код-напряжение, другой вывод соединен с первым входом ключа, второй вход которого со вторым выходом блока управления

На чертеже изображена функциональная схема предложенного устройства.

Устройство содержит интегратор 1, нуль-орган 2, ключ. 3, генератор 4 тактовых импульсов, блок 5 управления, реверсивный счетчик б, преобразова.тель 7 код-напряжение ГПКН , компаратор 8, пассивный элемент 9 и шину 10 нулевого потенциала.

Устройство работает следующим образом.

При наличии входного сигнала срабатывает нуль-орган 2 и вьадает комаду в блок 5, с которого выдается команда на размлкание ключа 4, интегратор 1 запоминает напряжение входного сигнала. При этом срабатывает компаратор 8 и выдает команду в блок 5 управления, разрешая работу цифровой следящей системы (генератор 4 тактовых импульсов, блок 5 управления, реверсивный счетчик б На реверсивный счетчик 6 начинают поступать импульсы с выхода генератора 4 тактовых импульсов, до тех пор, пока напряжение на выходе ПКН 7 не станет равным напряжению на выходе интегратора,. При этом по команде с компаратора 8 поступление импульсов с генератора 4 на вход реверсивного счетчика б прекращается.

При уменьшении входного сигнала до О срабатывает нуль-орган 2 и эта команда проходит блок 5, при наличии одновременно с этой командой команды с компаратора 8, соответствующей совпгщению напряжений на выходах интегратора 2 и ПКН 7, блоком 5 выдается команда на ключ 3, и выход ПКН 7 подключается через пассивный элемейт 9 и замкнутый ключ 3 ко второму входу интегратора 1. При этом на выходе интегратора 1 поддерживается напряжение, равное напряжению на выходе ПКН 7.

В- случае сбоя реверсивного счет чика б на выходе ПКН 7 мгновенно изменяется напряжение, на элементе 9 выделяется разность напряжений на выходе интегратора 1 и ПКН 7, срабатывает компаратор 8, по его команде блок 5 разьыкает ключ 3, а реверсивный счетчик б описанным выше способом восстанавливает свое состояние, а, следовательно, и напряжение на выходе ПКН 7, равное напряжению на выходе интегратора 1.

При равенстве напряжений на выходе ПКН 7 и интегратора 1 компаратор 8 срабатывает, по его команде блок 5 запрещает поступление импульсов на цифровую следящую систему и заликает ключ 3. Таким образом, интегратор 1 будет продолжать поддерживать напряжение на выходе запоминающего устройства постоянным.

Обеспечение постоянного выходного напряжения с высокой точностью достигается путем выбора соответствующего значения постоянной времени цепи разряда интегратора 1, а именно, такого, чтобы за время пересчета реверсивного счетчика 6 интегратор 1 разрядился на величину, не превышающую величины напряжения последнего разряда ПКН 7.

Таким образом, при сбое реверсивного счетчика б от импульсных помех сетевых помех, а также при кратковременном пропадании сети предлО|женное аналоговое., запоминающее устройство обеспечивает высокую надежность длительного хранения напряжения.

Кроме того, предлагаемое запоминающее устройство может быть использовано для длительного хранения ин(формации в цифровом виде. Эта инфор(мация может быть записана в реверсивный счетчик 6, напряжение на интеграторе 1 запоминается равным напряжению на выходе ПКН 7 и может храниться длительное время, причем в случае сбоя реверсивного счетчика 6 оно восстанавливается.

Формула изобретения

Аналоговое запоминающее устройство, содержащее интегратор, первый вход которого соединен с первым входом нуль-органа и со входом устройства, ключ, выход которого соединен со вторым входом интегратора, генератор тактовых импульсов, выход которого подключен к первому входу блока управления, второй вход блока управления соединен с выходом нульоргана, второй вход которого подключен к шине нулевого потенциала, выход блока управления, соединен со

входами реверсивного счетчика, выходы которого соединены со входами преобразователя код-напряжение, компаратор, первый вход которого соединен с выходом преобразователя код-напряжение, второй вход компаратора под5 ключей к выходу интегратора, выход компараторй соединен с третьим входом блока управления, отличающееся тем, что, с целый повыиения надежности устройства, в него

o введен пассивгалй элемент, один из выводов которого подключен к выходу преобразователя код-напряжение, другой вывод соединен с первым входом ключа, второй вход которого соедиS нен со вторым выходом блока управления.

Источники информации, принятые во внимание при экспертизе

(прототип) .

охоо

бьпод

8