УСТРОЙСТВО ДЛЯ ПОДАВЛЕНИЯ ПАССИВНЫХ ПОМЕХ Советский патент 1998 года по МПК G01S7/36 G01S13/52 

Изобретение относится к радиолокации и может использоваться в когерентно-импульсных радиолокационных станциях для подавления мешающих отражений от перемещающихся под действием ветра дипольных отражателей или метеообразований.

Из основного авт. св. N 711849 известно устройство для подавления пассивных помех, содержащее последовательно включенные блок измерения и усреднения междупериодного сдвига фазы помехи и сглаживающий фильтр, а также два канала, каждый из которых содержит последовательно включенные блок памяти и блок вычитания, второй вход которого соединен с выходом блока памяти, при этом вход и выход блока памяти первого канала соединены с первым и вторым входами блока измерения и усреднения междупериодного сдвига фазы помехи, третий и четвертый входы которого соединены соответственно с входом и выходом блока памяти второго канала, последовательно включенные блок вычисления полного сдвига фазы помехи и функциональный преобразователь, а в каждом из каналов - первый и второй перемножители и сумматор, при этом первые входы первого и второго перемножителей соединены между собой, выход первого перемножителя через сумматор соединен с выходом блока памяти, выход второго перемножителя одного канала соединен с вторым входом сумматора другого канала, выход сглаживающего фильтра соединен с входом блока вычисления полного сдвига фазы помехи, а первый и второй выходы функционального преобразователя соединены соответственно с вторыми входами первого и второго перемножителей каждого из каналов [1].

Однако известное устройство имеет низкую эффективность подавления пассивных помех, так как не позволяет осуществить адаптацию к корреляционным свойствам пассивной помехи.

Цель изобретения - увеличение эффективности подавления пассивных помех.

Для этого в устройство для подавления пассивных помех, содержащее последовательно включенные блок измерения и усреднения междупериодного сдвига фазы помехи и сглаживающий фильтр, а также два канала, каждый из которых содержит последовательно включенные блок памяти и блок вычитания, второй вход которого соединен с входом блока памяти, при этом вход и выход блока памяти первого канала соединены с первым и вторым входами блока измерения и усреднения междупериодного сдвига фазы помехи, третий и четвертый входы которого соединены соответственно с входом и выходом блока памяти второго канала, последовательно включенные блок вычисления полного сдвига фазы помехи и функциональный преобразователь, а в каждом из каналов - первый и второй перемножители и сумматор, при этом первые входы первого и второго перемножителей соединены между собой, выход первого перемножителя через сумматор соединен с входом блока памяти, выход второго перемножителя одного канала соединен с вторым входом сумматора другого канала, выход сглаживающего фильтра соединен с входом блока вычисления полного сдвига фазы помехи, а первый и второй выходы функционального преобразователя соединены соответственно с вторыми входами первого и второго перемножителей каждого из каналов, введены последовательно включенные блок измерения междупериодного коэффициента корреляции помехи и блок вычисления весовых коэффициентов, а в каждый из каналов - дополнительный режекторный фильтр, первый вход которого в каждом канале соединен с выходом блока вычитания соответствующего канала, второй вход дополнительного режекторного фильтра каждого канала соединен с выходом блока вычисления весовых коэффициентов, при этом первый, второй, третий и четвертый дополнительные выходы блока измерения и усреднения междупериодного сдвига фазы помехи соединены с одноименными входами блока измерения междупериодного коэффициента корреляции помехи, а дополнительный режекторный фильтр содержит перемножитель и последовательно включенные первый блок памяти, первый сумматор, второй блок памяти и второй сумматор, при этом вход первого блока памяти соединен с вторым входом второго сумматора и первым входом перемножителя, выход которого соединен с вторым входом первого сумматора, вход первого блока памяти и второй вход перемножителя являются соответственно первым и вторым входами дополнительного режекторного фильтра, выходом которого является выход второго сумматора.

На фиг. 1 приведена структурная электрическая схема предложенного устройства; на фиг. 2 - структурная электрическая схема блока измерения и усреднения междупериодного сдвига фазы помехи; на фиг. 3 - структурная электрическая схема блока измерения междупериодного коэффициента корреляции помехи; на фиг. 4 - зависимость выигрыша Δμ в нормированном коэффициенте подавления помехи от нормированной ширины спектра помехи Δf_пT при использовании предложенного устройства.

Устройство для подавления пассивных помех содержит блок 1 измерения и усреднения междупериодного сдвига фазы помехи, сглаживающий фильтр 2, блок вычисления 3 полного сдвига фазы помехи, функциональный преобразователь 4, два канала 5 и 6, каждый из которых состоит из двух перемножителей 7 и 8, сумматора 9, блока памяти 10 и блока вычитания 11, блок измерения 12 междупериодного коэффициента корреляции помехи, блок вычисления 13 весовых коэффициентов и дополнительные режекторные фильтры 14 и 15, каждый из которых состоит из перемножителя 16, первого блока памяти 17, первого сумматора 18, второго блока памяти 19 и второго сумматора 20. Блок 1 измерения и усреднения междупериодного сдвига фазы помехи состоит из блока деления 21, функционального преобразователя 22, логического блока 23 и двух каналов 24 и 25, каждый из которых состоит из первого блока усреднения 26, первого перемножителя 27, второго блока усреднения 28, второго перемножителя 29, сумматора 30 и накопителя 31. Блок измерения 12 междупериодного коэффициента корреляции помехи состоит из первого сумматора 32, первого накопителя 33, второго сумматора 34, функционального преобразователя 35, делителя 36 и двух каналов 37 и 38, каждый из которых состоит из первого квадратора 39, второго накопителя 40 и второго квадратора 41.

Устройство работает следующим образом. Квадратурные составляющие полезного сигнала и пассивной помехи или только одной помехи поступают на входы перемножителей 7 и 8. Подавление квадратурных составляющих помехи осуществляется в каналах 5 и 6 и в дополнительных режекторных фильтрах 14 и 15. Для этого эти составляющие не должны иметь доплеровской или иной модуляции. С целью компенсации доплеровской скорости помехи квадратурные составляющие с выходов сумматоров 9 и блоков памяти 10 поступают в блоки усреднения 26 и 28, в которых осуществляется накопление помехи с нескольких смежных элементов разрешения по дальности. При этом на выходах первого блока усреднения 26 образуются величины Х_k, Y_k, соответствующие текущему зондированию, а на выходах второго блока усреднения 28 Х_k-1, Y_k-1, соответствующие предыдущему зондированию, т. е. задержанные на период повторения. В перемножителях 27 и 29 эти величины попарно перемножаются. Поскольку квадратурные составляющие двух смежных периодов повторения несут информацию об остаточной (некомпенсированной) доплеровской модуляции помехи, выходные величины сумматоров 30 U_k, V_k оказываются функциями соответствующей расстройки доплеровского сдвига фазы помехи Δϕ_k за k-й период повторения.

Накопители 31 осуществляют скользящее вдоль дальности равновесное суммирование величин U_k, V_k. В результате вычислительных операций в блоке деления 21, функциональном преобразователе 22 и логическом блоке 23 определяется оценка На выходе сглаживающего фильтра 2 образуется величина оценки доплеровского сдвига за период повторения, в блоке 3 вычисляется суммарный сдвиг фазы θ_k за k периодов повторения, по которому на выходах функционального преобразователя 4 образуются величины sinθ_k и cosθ_k. С помощью перемножителей 7 и 8 и сумматоров 9 осуществляется компенсация полного доплеровского сдвига путем двумерного поворота исходных квадратурных составляющих в противоположном направлении на тот же угол. В результате квадратурные составляющие на выходе сумматоров 9 в установившемся режиме практически не содержат доплеровской модуляции.

С дополнительных выходов блока 1 величины Х_k, Y_k, U_k и V_k поступают на выходы блока 12. С учетом операций в первых квадраторах 39 и первом сумматоре 32 на выходе первого накопителя 33 получим величину пропорциональную мощности помехи. После усреднения во вторых накопителях 40 и вычислений, осуществляемых вторыми квадраторами 41 и вторым сумматором 34, получим на выходе функционального преобразователя 35, реализующего извлечение квадратного корня, величину

пропорциональную корреляционому моменту помехи. Тогда на выходе делителя 36 имеем оценку междупериодного коэффициента корреляции помехи По величине этой оценки в блоке 13 вычисляются оптимальные весовые коэффициенты, обеспечивающие предельное подавление помехи с данным коэффициентом корреляции режекторным фильтром заданного порядка. В качестве примера конкретного выполнения на фиг. 1 приведен дополнительный режекторный фильтр 14, 15 второго порядка, выполненный на перемножителе 16, блоках 17 и 19 памяти и сумматорах 18 и 20 и образующий совместно с фильтром на блоках 10 и 11 результирующий фильтр третьего порядка. При этом для фильтра 14, 15 весовые коэффициенты g₀ = g₁ = 1, и оптимальная величина весового коэффициента g₁ для гауссовой функции корреляции помехи определяется в соответствии с одним из следующих выражений:

Таким образом, предложенное устройство осуществляет адаптивное подавление пассивных помех с неизвестной доплеровской частотой и неизвестными корреляционными свойствами, реализуя предельную величину подавления для выбранного порядка нерекурсивного режекторного фильтра.

Сравнительный анализ известного и предложенного устройств показал (см. фиг. 4), что предложенное устройство обеспечивает выигрыш в подавлении пассивной помехи до 4 дБ.

1. Устройство для подавления пассивных помех по авт. св. N 711849, отличающееся тем, что, с целью увеличения эффективности подавления пассивных помех, введены последовательно включенные блок измерения междупериодного коэффициента корреляции помехи и блок вычисления весовых коэффициентов, а в каждый из каналов - дополнительный режекторный фильтр, первый вход которого в каждом канале соединен с выходом блока вычитания соответствующего канала, второй вход дополнительного режекторного фильтра каждого канала соединен с выходом блока вычисления весовых коэффициентов, при этом первый, второй, третий и четвертый дополнительные выходы блока измерения и усреднения междупериодного сдвига фазы помехи соединены с одноименными входами блока измерения междупериодного коэффициента корреляции помехи.

2. Устройство по п.1, отличающееся тем, что дополнительный режекторный фильтр содержит перемножитель и последовательно включенные первый блок памяти, первый сумматор, второй блок памяти и второй сумматор, при этом вход первого блока памяти соединен с вторым входом второго сумматора и первым входом перемножителя, выход которого соединен с вторым входом первого сумматора, вход первого блока памяти и второй вход перемножителя являются соответственно первым и вторым входами дополнительного режекторного фильтра, выходом которого является выход второго сумматора.

1. Устройство для подавления пассивных помех по авт. св. N 711849, отличающееся тем, что, с целью увеличения эффективности подавления пассивных помех, введены последовательно включенные блок измерения междупериодного коэффициента корреляции помехи и блок вычисления весовых коэффициентов, а в каждый из каналов - дополнительный режекторный фильтр, первый вход которого в каждом канале соединен с выходом блока вычитания соответствующего канала, второй вход дополнительного режекторного фильтра каждого канала соединен с выходом блока вычисления весовых коэффициентов, при этом первый, второй, третий и четвертый дополнительные выходы блока измерения и усреднения междупериодного сдвига фазы помехи соединены с одноименными входами блока измерения междупериодного коэффициента корреляции помехи. 2. Устройство по п.1, отличающееся тем, что дополнительный режекторный фильтр содержит перемножитель и последовательно включенные первый блок памяти, первый сумматор, второй блок памяти и второй сумматор, при этом вход первого блока памяти соединен с вторым входом второго сумматора и первым входом перемножителя, выход которого соединен с вторым входом первого сумматора, вход первого блока памяти и второй вход перемножителя являются соответственно первым и вторым входами дополнительного режекторного фильтра, выходом которого является выход второго сумматора.