Аналого-цифровое множительное устройство Советский патент 1981 года по МПК G06J1/00 G06G7/16 

Описание патента на изобретение SU883930A1

Изобретение относится к области вычислительной техники и может быть использовано для прецизионного перемножения аналоговых сигналов. Известны устройства для перемноже ния аналоговых сигналов, содержащие следящий АЦП, состоящий из матрицы резисторов, компаратора, ключей, реверсивного счетчика, генератора тактовых импульсов и множительного ; ЦАПА til Однако механическое увеличение числа ра;зрядов автоматически приводит к уменьшению быстродействия АПП а следовательно всего множительного устройства. Наиболее близким по технической сущности к предлагаемому объекту является аналого-цифровое множительное устройство, содержащее источники пер вого сомножителя, второго сомножите ля и опорного сигнала, два цифро-уп равляемых резистора, операционный усилитель и цепь подбора цифровой информации 2. Недостатком этого.устройства является недостаточная точность выпол нения операции умножения, а повышение точности множительного устройст ва путем увеличения числа разрядов не является перспективным, поскольку уменьшает быстродействие устройства вдвое на каждый дополнительный разряд. Цель изобретения - повышение очности множительного .устройства без уменьшения быстродействия. Поставленная цель достигается тем, что в аналогоцифровое множительное устройство, содержащее источник первого сомножителя, источник второго сомножителя, источник опорного сигнала, реверсивный двоичный счетчик, последовательно соединенные первый цифро-управляемый резистор, операционный усилитель и первый фильтр нижних частот, выход которого является выходом устройства, второй цифроуправляемый резистор, компаратор и генератор тактовых . импульсов, выход которого подключен к счетному входу реверсивного двоичного счетчика, управляк|щий вход которого подключен к выходу компаратора, а разрядные выходы реверсивного двоичного счетчика подключены к управляющим входам первого и второго цифро-управляемых резисторов, информационные входы которых подключены с.оотввтственно к ВЫХОДС1М источника первого

сомножителя и источника опорного сигнала, выход второго цифро- управляемого резистора подключен к первому входу компаратора, введены второй фильтр нижней частоты, дифференциальный усилитель, сумматор и генератор треугольных импульсов, причем вход второго фильтра нижней частоты подключен к выходу второго цифро-управляемого резистора, выход второго фильтра нижней частоты подключен к инвертирующему входу дифференциального усилителя, неинвёртирунмций вход которого подключен к выходу источника второго сомножителя, а выход - к первому входу сумматора, второй вход которого подключен к выходу источника второго сомножителя, третий вход к ВЫХОДУ генератора треугольных импульсов, а выход - ко второму входу компаратора.

На фиг. 1 приведена блок-схема аналогоцифрового множительного устройства; на фиг. 2 а,б,в - диаграммы, поясняющие работу устройства.

Аналогоцифровое множительное устройство содержит компаратор 1, цифро-управляемые резисторы (ЦУР) 2 и 3, реверсивный двоичный счетчик 4, генератор тактовых импульсов 5, фильтры нижних частот б и 7, сумматор 8 дифференциальный усилитель 9, генератор треугольных импульсов 10.

Операционный усилитель 11, выход цифро-управляемого резистора 2 подключен ко входу фильтра нижних частот 7 и первому входу компаратора 1. Устройство содержит также источники первого сомножителя 12, второго сомножителя 13 и опорного сигнала 14.

Информационный вход цифро-управляемого резистора 2 соединены с источником опорного сигнала VR, а управляющие входы - с выходом реверсивного двоичного счетчика 4. Выход фильтра нижних частот 7 соединен с инвертирующим входом дифференциального усилителя 9, неинвертирующий вход которого соединен с источником одного из перемножаемых напряжений 1 f и вторым входом сумматора В..Выход дифференциального усилителя 9 подключен к первому входу сумматора 8, третий вход которого соединен с выходом генератора треугольного напряжения 10. выход сумматора 8 соеднен со вторым входом компаратора 1, выход которого подключен к управляющему входу реверсивного счетч-ика 4, к счетному входу которого подключен выход генератора тактовых импульсов

5.Выход цифро-управляемого резистора соединен со входом операционного усилителя 11, выход которого соединен со входом фильтра нижних частот

6.Информационный вход цифро-управляемого резистора 3 соединен с истоником второго из перемножаемых напряжений 1, а управляющие входы с выходом двоичного реверсивного счетчика 4.

Устройство работает следующим образом.

При подаче на вход компаратора 1 аналогового напряжения V происходит сравнение данного напряжения с напряжением Vg , образующимся на выходе цифро-управляемого резистора 2 при суммировании двоично-взвешенных токов от источника опорного напряжения Vg. Величина напряжения Vo находится в однозначном соответствии с положением аналоговых ключей цифроуправляемого резистора 2, а те, в свою очередь, управляются двоичным кодом с выхода реверсивного счетчика 4, допустим, разность IV-,1. - WoJ О, при этом на выходе компаратора 1 низкий потенциал, реверсивный счетчик 4 работает в режиме вычитания, напряжение уменьшается скачками, равными весу младшего двоичного разряда. При смене знака разности, т.е. при V-,) - |Vot о, компаратор 1, переключится в положение с высоким потенциалом и счетчик переключится в режи слежения и будет находится в этом положении, пока - VQ опять не поменяет знак.,. Таким образом, следящий АЦП (образованный блоками 1, 2, 4 и 5) АЦП работает в режиме рыскань около точки настройки Vo (фиг. 2а) с частотой fy/i, где fr частота тактовых импульсов. При этом эпюры напряжения на выходе ЦУР 2 будут иметь вид, изображенный на фиг. 2а. При изменении входного напряжения V в пределах зоны нечувствительности uVo, т.е. когда lV.,t - IVol uVj, характер работы не изменяется, следовательно не изменяется и Vg, что и определяет методическую погрешность преобразования. Как только IVol Vo, следящий АЦП (блоки 1, 2, 4 и 5) начинает обрабатывать в сторону уменьшения |V-il - IVsl до тех пор, пока - WQ не станет uVg и рысканье возобновится уже вокоуг новой точки равновесия V (фиг. 2а). Для уменьшения зоны нечувствительности в предлагаемом устройстве входной сигнал V суммируется в сумматоре 8 с треугольным напряжением с выхода генератора 10, полный размах этого напряжения равен зоне нечувствительночти AVo. Частота треугольного напряжения выбирается на порядок меньще, чем частота рысканья, т.е. равной f т /io . Допустим V,, находится в середине зоны нечувствительности AV5 при этом треугольное напряжение не выходит из зоны (фиг. 26), работа АЦП в этом случае аналогична работе известного. При увеличении, например напряжения V на величину iV выходное напряжение сумматора 8 увеличится на лтл треугольное напряжение

поднимется (фиг. 26) и пересечет границу зоны нечувствительности, компаратор 1 в первый момент установится в состояние с логической 1 на выходе, реверсивный счетчик 4 перейдет в режим сложения и изменит свое состояние на единицу младшего разряда, это цифровое слово переключит ключи цифро-управляемого резистора 2 так, что на выходе напряжение скачком изменится до i . Это напряжение переключит компаратор 1 в положение с логическим О на выходе, счетчик 4 отработает на вычитании на единицу младшего разряда и,таким образом, эту часть периода треугольного напряжения АЦП будет рыскать в более высокой зоне vjj, а остальную часть периода - в нижней зоне Уд.Напряже- . ние с В з1хода цифро-управляемого резистора 2 подается на фильтр нижних частот 7 и выделяется постоянная составляющая Уф , Эта постоянная состав|ляюсдая сравнивается в дифференциальном усилителе 9 свходным напряжением V, а разность подается на вход сумматора 8. Причем знак этой разности выбирается таким образом, чтобы смещение треугольного напряжения происходило в сторону уменьшения этой разности. Фильтр нижних частот 7, дифференциальный усилитель и сумматор 8 образуют дополнительный следящий контур, уменьшакмций погрешность от нестабильности - ис.пользуемых элементов и паразитных выбросов выходного напряжения.

На фиг. 2 видно, что плавное изменение входного напряжения приводит к появлению импульсов рысканья в одной зоне нечувствительности и к исчезновению их в другой, это, в свою очередь, приводит к изменению напряжения на выходе фильтра нижних частот на величину - , (т.к-.-рецгг YQ) на каждый импульс, следовательно,дискретность преобразования повышается в 10 разf по сравнению с известной, а с ней и точность отслеживания за входным сигналом. Поскольку управляющие входы ключей цифро-управляемых резисторов 2 и 3 подключены к одному и тому же цифровому выходу реверсивного счетчика 4, то на выходе цифро-управляемого резистора 3 характер изменения напряжения будет такой же как на выходе цифро-управляемого резистора 2. Однако поскольку в качестве опорного напряжения цифроуправляемого резистора 3 используется второе из перемножаемых напряжений V, выходное напряжение на выходе фильтра нижних 11 будет также пропорционально и величине . Таким образом, на управляющие входы цифро-управляемого резистора 3 подается цифровое слово с выхода реверсивного двоичного счетчика, а

на информационный вход подается второе из перемножаемых напряжений М . Это цифровое слово преобразуется в аналоговый сигнал Vg,, на выходе операционного усилителя 11, это выходное напряжение можно представить в вице

4«,(a,.l-4...anO, где а -а„ - коэффициенты равны нулю, если у выходного двоичного слова в

o данном разряде нуль, и единице, если у входного двоичного слова в данном разряде единипя. Величина, стожпая в скобках, прямо пропорциональна второму сомножителю V, с точностью до

5 младшего разряда, поскольку цифровое слово, выраженное коэффициентами а, алг....а„ получено в результате преобразования напряжения в двоичный код, следовательно

0 (,iu-2+...c(na)i;Vi ,

тогда Ugb,v .

Таким образом, можно сделать вывод, что суммирование входного напряжения с треугольным приводит к 5 уменьшению шага дискретности АЦП, а следовательно и к повышению точнос( ти умножения аналоговых напряжений.

Формула изобретения

30

АНалогоцифровое множительное устройство, содержащее источник первого сомножителя, источник второго сомнос жителя, источник опорного сигнала, реверсивный двоичный счетчик, последовательно соединенные первый цифроуправляемый резистор, операционный усилитель и первый фильтр нижних частот, выход которого является выходом устройства, второй цифро-управляемый резистор, компаратор и генератор тактовых импульсов, выход которого подключен к счетному входу реверсивного двоичного счетчика, управляющий вход которого подключен к выходу компаратора, а разрядные выходы реверсивного двоичного счетчика подключены к управляющим входам первого и второго цифро-управляемых резисторов, информационные входы которых подключены соответственно к выходам источника первого сомножителя и источника опорного сигнала, выход второго цифро-управляемого резистора

подключен к первому входу компаратора, отличающееся тем, что, с целью повышения точности без уменьшения быстродействия, в устройство введены второй фильтр нижней частоты,, дифференциальный усилитель,

0 сумматор и генератор треугольных импульсов, причем вход второго фильтра нижней частоты подключен к выходу второго цифро-управляемого резистора, выход второго фильтра нижней частоты подключен к инвертирующему

входу дифференциального усилителя, неинвертиругадий вход которого подключен к выходу источника второго сомножителя, а выход - к первому входу сумматора, второй вход которого подкАючен к выходу источника второго сомножителя, третий вход - к выходу генератора треугольных импульсов,а выход - ко второму входу компаратора.

Источники информации, принятые во внимание ПРИ экспертизе

1.Проектирование и применение операционных усилителей. Под ред. Дж. Грэма и др. М., Мир, 1974, с. 364-370.

2.Смолов В.Б. и др. Вычислительные машины непрерывного действия. М., Высшая школа, 1964, с. 358361, рис. VI-23 (прототип).

Похожие патенты SU883930A1

название год авторы номер документа
Множительно-делительное устройство 1980
  • Барков Валерий Павлович
  • Нечаев Николай Викторович
  • Бачерова Татьяна Сергеевна
  • Гошев Алексей Алексеевич
SU949662A1
СЧЕТЧИК АКТИВНОЙ ЭНЕРГИИ С ЧАСТОТНЫМ ВЫХОДОМ 1992
  • Герлейн Альберт Давыдович
RU2037830C1
Множительно-делительное устройство 1981
  • Шкиль Александр Андреевич
  • Дигун Александр Николаевич
SU1011622A1
УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ УСКОРЕНИЙ 2007
  • Кулешов Владимир Вениаминович
  • Кулешов Дмитрий Владимирович
  • Кулешов Александр Владимирович
  • Рамзова Нина Владимировна
RU2329513C1
Масштабный усилитель 1982
  • Саладаев Евгений Николаевич
SU1037275A1
Четырехквадратное множительноеуСТРОйСТВО 1979
  • Зейгман Лев Леонидович
  • Чукавин Геннадий Тимофеевич
SU798880A1
Датчик сил упругой деформации механизма и устройство для его настройки 1985
  • Хатагов Александр Черменович
  • Переслегин Николай Григорьевич
  • Кибизов Казбек Васильевич
  • Годжиев Александр Адилгериевич
  • Дзускаев Асланбек Виленович
SU1288511A1
Множительно-делительное устройство 1979
  • Ломакин Виктор Назарович
  • Барков Валерий Павлович
  • Нечаев Николай Викторович
  • Проценко Владимир Иванович
  • Бачерова Татьяна Сергеевна
SU840942A1
АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ УГЛА 1996
  • Погорецкий Валерий Николаевич
RU2115229C1
Множительное устройство 1977
  • Смолов Владимир Борисович
  • Анисимов Андрей Владимирович
  • Герасимов Игорь Владимирович
SU693390A1

Реферат патента 1981 года Аналого-цифровое множительное устройство

Формула изобретения SU 883 930 A1

SU 883 930 A1

Авторы

Павлов Валерий Викторович

Дроздов Игорь Александрович

Даты

1981-11-23Публикация

1980-01-07Подача