Частотно-импульсное запоминающее устройство Советский патент 1981 года по МПК G11C27/00 

I

Изобретение относится к запоминающим устройствам и может быть использовано в устройствах автоматики и вычислительной техники для запоминания и выдачи информации в частотноимпульсной форме.

Известно частотно- импульсное запоминающее устройство,, содержащее генератор импульсов, элементы И и ИЛИ, элемент задержки, регистр, триггеры, реверсивный счетчик, входную и управляющие .

Недостатком этого устройства являются больщие аппаратурные затраты.

Наиболее близким к предлагаемому по технической сущности является запоминающее устройство на ртутной линии задержки, содержащее элементы И, ли.нию задержки и блок формирования. Принцип действия этого устройства заклю чается в том, что информация в виде частотно-импульсных сигналов, подведенная к одному концу линии задержки, распространяется в виде волн в среде.

образующей линию, с определенной конечной скоростью и через некоторое время появляется на другом конце линии. С конца линии та же информация может быть снова подведена к каналу и, таким образом, создается замкнутая цепь циркуляции информации. Так как при распространении сигналов вдоль линии задержки неизбежны искажения и затухания, то перед каждой подачей ин10формации в линию (повторной) сигналы проходят через блок формирования. Таким образом, обеспечивается практически сколь долгое сохранение данных.

В этом устройстве замкнутая цепь

15 для циркуляции информации образуется линией задержки, блоком формирования и элементом И, который служит для разрещения и прекращения циркуляции импульсов в кольце. Другой элемент И,

20 выход которого подключен ко входу линии задержки, служит для записи информации, а третий элемент И, первый вход . которого соединен с выходом блока 3 формирования, служит для считывания информации 2. Недостатком этого устройства является относительно низкая точность воспроизведения запомненной частоты, обусловленная тем, что время задержки в линии задержки, в общем случае, не кратно периоду запоминаемой частоты. Действительно, при воспроизведении частоты через время, равное времени задар .JKkK, интервал времени между двумя импульсами, соответствующими началу и концу пачки импульсов, поступивших в Линию задержки, не будет равен периоду входных импульсов, что снижает точцость работы устройства. Цель изобретения - повышение точности воспроизведения гфанимой информации. . Поставленная цель достигается тем, что в частотно-импульсное запоминающее устройство, содержащее элементы И, основной элемент задержки и форми- . рователь импульсов, выход которого подключен к первымвходам первого и второго элементовИ, гричем выход первого элемента И и один из входов третьего элемента И явля{ртся соответственно выходом и входом устройства, введены накопитель, блок анализа, дополнительный элемент задержки, элемент ИЛИ и блок местного управления, выход которого соединены со вторыми входами первого и второго элементов И и другим входом третьего элемента И, а вход под ключен к одному из выходов блока анализа, первый вход которого подключен ко входу основного элемента задержки и выходу элемента ИЛИ, а второй вход со единен с выходом формирователя импуль сов, другой выход блока анализа подклю чен ко входу накопителя, выход которого соединен с одним из входов дополнитель ного элемента задержки, другой вход ко торого соединен с выходом основного элемента задержки, а выход - со входом формирователя импульсов, выходы второг и третьего, эле ментов И соединены со входами элемента ИЛИ. При этом блок анализа, целесообразно выполнить в виде блока, содержащего элемент задержки, элементы И, триггер И формирователь импуйьсов, выход кото рого соединен с первым входом одного из элементов И, второй вход которого соединен со входом элемента задержки, выход которого подключен к первому входу другого элемента И, второй вход ксугорого подключен к выходу триггера, 7 вход которого соединен с выходом одного из элементов, И, входы формирователя импульсов и элемента задержки являются входами блока анализа, выходами которого являются выходы триггера и другого элемента И. Целесообразно также накопитель выполнить в виде последовательно соединенных счетчика и ци роаналогового преобразователя, при этом вход счетчика и выход црфройналогового преобразователя являютсж соответственно входом и выходом накопителя. На чертеже изображена структурная схема предлагаемого устройства. Устройство содержит первый 1 и второй 2 элементы И,, элемент ИЛИ 3, основной элемент 4 задержки, блок 5 анализа, формирователь 6 импульсов, третий элемент И 7, дополнительный элемент 8 задержки, накопитель 9 и блок 10 местного управления. Выход формирователя 6 подключен к первым входам элементов И 1 и 2. Один из входов элемента И 7 является входом устройства. Выходы блока 1О соединены со вторыми входами элементов И 1 и 2 и другим входом элемента И 7, а вход подключен к одному из выходов блока 5. Первый вход блока 5 подключен ко входу элемента 4 задержки и выходу элемента ИЛИ 3, второй вход соединен с выходом формирователя 6, другой выход блока 5 подключен ко входу накопителя 9, выход которого соединен с одним из входов элемента 8 задержки,другой вход которого соединен с выходом элемента 4 задержки, а выход - со входом формирователя 6. Выходы элементов И 2 и 7 соединены со входами элемента ИЛИ 3. БлоК 5 анализа содержит элемент tl задержки, элементы И t2 и 13, триггер 14 и формирователь 15 импульсов, выхЪд которого соединен с первым входом, элемента И 12, второй вход кото.рого соединен со входом элемента 11 задержки,. выход которого подключен к первому входу элемента И .13, второй вход которого подключен к выходу триггера 14, вход которого соединен с выходом элемента И 12. Входы формирователя 15. и элемента 11 задержки являются входами блока 5, выходами которого являются выходы триггера 14 и элемента И 13. Накопитель 9 содержит последовательно соединенные счетчик 16 и иифроаналоговый преобразователь 17, причем вход счетчика 16 и выход преобразователя 17 яйляются соответственно : входом и выходом накопителя 9.

Устройство работает следующим образом.

Запоминание частоты следования импульсов, поступающих на один из .входов., элемента И 7, начинается с подачи разрешающего сигнала на другой вход этого элемента И с одного из выходов блока Ю. Импульсы с выхода элемента И 7 через элемент ИЛИ 3 начинают поступать на первый вход блока 5 анализа и на вход элемента 4 задержки. Через время, равное суммарной задержке элементов 4 и 8 задержки, импульсы появляются на выходе формирователя 6. Импульсы с выхода формирователя 6 поступают на второй вход блока 5 анализа и на первые входы элементов И 1 и 2. На выход элементов И 1 и 2импульсы не проходят.так как на вторые входы этих элементов поступают запрещающие сигналы с соответствующих выходов блока 10. Если в момент поступления первого импульса с выхода формирователя 6 на второй вход блока 5 анализа на первый вход блока 5 анализа импульс не поступает, то с выхода блока 5 анализа на вход накопителя 9 вьщается импульс, при этом на выходе накопителя 9 появляется сигнал, который поступает на вход элемента 8 задержки (этот вход является управляющим) и изменяет его время задержки. Если при поступлении следующего импульса на второй вход блока 5 анализа на его первый вход импульс не поступает, то с выхода блока 5 анализа на вход накопителя 9 поступает следующий импульс, который меняе величину сигнала на выходе накопителя 9, а этот сигнал в свою очередь, изменяет время задержки элемента 8 задержки. Это изменение происходит до тех пор, пока не произойдет совпадения во времени передних фронтов импульсов,поступающих на первый и второй входы блока 5 анализа. После момента совпадения передних фронтов импульсов со Второго выхода блока 5 анализа на вход накопителя 9 импульсы больще не поступают и величина сигнала на выходе накопителя 9 фиксируется, при этом фиксируется и время задержки элемента 8 задержки. Таким образом, суммарное врем задержки элементов 4 и 8 задержки оказывается кратным периоду импульсов запоминаемой частоты. Оановременно с этим в момент совпадения передних фронтов импульсов на входах блока 5 анализна одном из его выходов появляется за: рещаюший сигнал, который поступает на вход блока 1О. После этого раэрещающий сигнал, поступающий на вход элемента

S И 7 с одного из выходов блока 10, снимается и с выхода элемента И 7 прекращается поступление импульсов входной частоты, а на второй вход элемента И 2 подается разрещающий сигнал с другого . 9 выхода блока 1О и импульсы с выхода формирователя 6 через элемент И 2 и элемент ИЛИ 3 поступают на вход элемента 4 задержки, т.е. начинается циркуляция импульсов в замкнутой цепи,

S образованной последовательно соединенными элементом 4 задержки, элементом 8 задержки, формирователем 6, элемен- том И 2 и элементом ИЛИ 3, частота следования этих импульсов оказывается равной запоминайщей частоте. Формирователь 6 служит для устранения искажений и затуханий импульсов в замкнутой цепи.

. При необходимости вьздачи запомненной частоты на второй вход элемента И 7 с Соответствующего выхода блока 10 подается разрешающий сигнал и на выходе этого элемента, И 7 появляются импульсы с частотой следования, равной запомненной ранее в устройстве входной частоте.

Для запоминания новой частоты необходимо прекратить циркуляцию импульсов в замкнутой цепи, подав с выхода блока

10 запрещенный сигнал на второй вход элемента И 2 и осуществив сброс блока

5анализа и накопителя 9 в исходное состояние.

Работа блока 5 анализа осуществляется следующим образом..

На вход формирователя 15 поступает входной импульс, а на его выходе по переднему фронту этого импульса формируется импульс укороченной дли$ тельности (длительность этого сформированного импульса выбирается равной времени срабатывания триггера 14). Этот импульс поступает на первый вход элемента И 12. Если за время действия ,

Ф этого импульса на второй вход элемента И 12 импульс с выхода формирователя

6не -поступит то на выходе .элемента И 12 импульс сброса не появляется, состояние триггера 14 не меняется и

J с его выхода на второй вход элемента И 13 поступает разрещающий сигнал. Импульс, поступивщий с выхода форми- рователя 6 в другой, не совпадающий момент времени, через элемент 11 задержки и элемент И 13 псютупает на вход накопителя 9, т.е. на вход счетчика 1,6. Счетчик 16 меняет свое состояние и соответственно меняется сигнал на выходе цйфроаналогового преобразователя 17, подключенного к выходу счетчика 16, т.е. меняется выходной сигнал всего накопителя 9. Если за время действия сформированного импульса на первый вход элемента И 12 на второй его вход поступит импульс с выхода формирователя 6, что соответствует моменту совпадения передних фронтов импульсов, то на выходе элемента И 12 появится импульс сброса, |сотс ый переведет триггер 14 в другое состояние. При этом с его выхода на второй вход элемента И 13 поступит запрещающий сигнал и ни один последующий импульс с выхода этого элемента И 13 на вход накопителя 9 не поступит. Одновременно с этим запрещающий сигнал с выхода триггера 14 поступает на вход блока Ю, после чего с выходов блока 1О выдается запрещающий сигнал на вхоа элемента И 7 и разрешающий сигнал И 2. Минимальная вена вхоа элемента личина изменения времени задерлоси элемента 8 задержки выбирается из условия обеспечения за все время автоматическо подстройки совпадения передних фронтов импульсов на входах блока 5 анализа на время, достэт очное для срабатывания триггера 14. Элемент 11 задержки необходим для того, чтобы анализ совпадения входных импульсов на элементе И 12 осуществился раньше,чем импульс с выхода элемента 11 задержки поступит на первый вход элемента И 13, т.е. время задержки элемента 11 выбирается равным суммарной задержке элемента И 12 и времени срабатывания триггера 14. В результате использования предлагаемого устройства повышается точность запоминания частоты следования импульсов. Это позволяет использовать предлагаемое устройство в системах с непосред ственной обработкой импульсных сигнало например в частотно-импульсных следящи системах. Ф о р мупа изобретения 1. Частотно-импульсное запоминающе . устройство, содержащее элементы И, основной элемент задержки и формировател импульсов, выход которого подключен к первым входам первого и второго элемен 78 тов и,причем выход первого элемента И и один из входов третьего элемента И является соответственно выходом и входом устройства, отличающееся тем, что, с целью повьшения точности воспроизведения хранимой информации, оно содержит накопитель, блок анализа, дополнительный элемент задержки, элемент ИЛИ и блок . . местного управления, выходы которого соединены со вторыми входами первого и второго элементов И и другим входом третьего элемента И, а вход подключен к одному из выходов блока анализа, первый вход которого подключен ко входу . основного элемента задержки и выходу элемента ИЛИ, а второй вход соединен с выходом формирователя импульсов, другой выход блока анализа подключен ко входу накопителя, выход которого соединен с одним из входов дополнительного элемента задержки, другой вход которого соединен с выходом основного элемента задержки, а выход - со входом формирователя импульсов, выходы второго и третьего-элементов И соединены со входами элемента ИЛИ. 2. Устройство по п. 1, о т л и ч аю щ е е с я тем, что блок анализа содержит элемент задержки, элементы И, триггер и формирователь импульсов, выход которого соединен с первым входом одного из элементов И, второй вход которого соединенсо входом элемента задержки, выход которого подключен к первому входу другого элемента И, второй вход которого подключен к выходу триггера, вход которого соединен с выходом одного из элементов И, входы формирователя импульсов и. элемента задержки являются входами блока анализа, выходами которого являются выходы триггера и другого элемента И. 3. Устройство по п. 1, отличаюЩ е.е с я тем, что накопитель содержит последовательно соединенные счетчик и цифроаналоговый преобразователь, причем вход счетчика и выход цйфроаналогового преобразователя являются соответственно входом и выходом накопителя. Источники информации, ринятые во внимание при экспертизе 1,Авторское свидетельство СССР 5О3298, кл. (5 НС 27/00, 1974. 2.Китов A.M., Криницкий Ы.А. Элекронные цифровые машины и программиование. М., Гос.изд.физико-математичесой литературы, 1961, с. 174 (прототип).