Многовходовое суммирующее устройство Советский патент 1982 года по МПК G06F7/50 

Изобретение относится к вычислительной технике и гюжет найти приме нение в электронных вычислительных . машинах и быстродействующих процессорах обработки данных, в частности в процессорах БПФ. Известно устройство для сум1Ф1роваиия К п-разрядных двоичных чисел, состоящее из п блоков, каждый из которых содержит m рядов одноразрядных: двоичных сумматоров. Выходы переноса; сумматоров рядов младших блоков соединены с одним из входов сумматоров последующих рядов старших блоков. Каж дый блок содержит -та- J-1 сумматоров (,2 ,..., m) в метном (нечетном) рядуС1 I Недостатками устройства являются отсутствие возможности алгебраического суммирования чисел, представленных дополнительным кодом, количество слагаемых N кратно . В противном случае -ЩГ «целое число, а Т- целое число. Наиболее близким по техническому реше««410 к изобретению является многовходовое суммирующее устройство, содержащее полные одноразрядные сумматоры, сгруппированные в линейки, причем выход суммы полного одноразряд го сумматора каждого разряда 1-й линейки (1-1,...,т, где m - количество линеек) подключен к соответствующему входу полного одноразрядного сумматора (;+t)-« линейки того же разряда, выходы суммы nonwax одноразрядных сумматоров последней лмнейки подключены к выходам .-устройства Г23 . Устройство обладает высоким быстро- действием, но не выполняет алгебраического суммирования чисел, представленных дополнительным кодом, а также эффективно только для одновременного суммирования слагаемых, количество которых кратно. Для любого числа слагаемых, которые поступают на вход только первой линейки, использова- ние сумматоров во всем устройстве неэффективно, так как при этом не используются свободные входы суммато ров других линеек. Цель изобретения - расширение фун циональных возможностей устройства за счет выполнения алгебраического сложения чисел, представленных в дополнительном коде, с минимальными за ратами оборудования. Поставленная цель достигается тем что в устройство введены N управляемых блоков инверсии, информационные входы каждого из которых под|ключены к входам соответствующего операнда устройства, а управляющие входы - со входами .управления устройства, входы переноса устройства соединены соотве :ственно со входами переноса полных одноразрядных сумматоров младшего разряда, разрядные выходы ЗК управ.ляемых блоков инверсии (где ) подключены к информационным входам полных одноразрядных сумматоров первой линейки, разрядные выходы осталь ных управляемых блоков инверсии соединены со входами полных одноразрядных сумматоров второй линейки, выход переносов полных одноразрядных сумма горов j-oro разряда г-й линейки (j .0,I,...,п-1) подключены к одному из входов полных одноразрядных сумматоров (j+1)-oro разряда (+1)-й линейки , выход переноса каждого полного одноразрядного сумматора последней , линейки соединен со входом переноса полного одноразрядного сумматора соседнего старшего разряда той же линейки , выходы переноса полных однора рядных сумматоров старшего разряда линеек подключены-к соответствующим выходам переноса устройства. В результате введения N управляемых блоков инверсии, а также использования входов полных одноразрядных сумматоров первых и вторых линеек дл подачи на них операндов получена воз можность алгебраического суммировани любого числа слагаемых с минимальными затратами оборудования. Для дополнительного расширения функциональных возможностей устройства в него могут быть введены элементы памяти, позволяющие использовать устройство в качестве вычислительной ступени конвейерной системы. На чертеже приведена схема четырехвходового п-разрядного суммирующего устройства. 24 Каждый разряд устройства разделен. на линейки l-t (показаны штриховыми линиями). На информационные входы а, bj , с.,, d , (где ,1n-l), поступают цифры п разрядов четырех слагаемых, которые передаются в управляемые блоки инверсии 5. 8 состав каждой линейки входят полные одноразряд ные сумматоры 6. Результат сложения чисел $,,,.., , S, , So образуется на выходах суммы элементов памяти 7. Входы 8-11 полных одноразрядных сумматоров 6 - входы переносов. Вход 12 - вход считывания результата Выход 13 - выход суммы элементов памяти 7, выходы - выходы переносов. Входы 18-21 - входы управления устройства„ , Устройство работает следующим образом. На информационные входы поступают разряды чисел слагаемых одновременно, при этом слагаемые могут быть выражены как прямым, так и дополнительным кодом. Знаки операций при алгебраическом сложении чисел поступают на входы 18-21. При этом в управляемых блоках инверсии выполняется преобразование кодов слагаемых в обратный код. Для получения дополнительного кода слагаемых сигналы, поступающие на входы 18-21, одновременно подаются на соответствующие входы -11, После окончания переходного процесса в устройстве результат сигналом, поступающим на вход считывания 12, записывается в элементы памяти 7, образуя на входах. 13 сумму Srt- , S , So. С целью увеличения быстродействия последняя линейка сумматоров 6 может ыть выполнена на сумматорах с одноаремен ным переносом. Таким образом, многовходовое суммирующее устройство обладает расширенными функциональными возможностями при сложении чисел с минимальными затратами оборудования и имеет высо кий уровень модульности структуры, что ориентирует на реализацию этого устройства в виде БИС. Формула изобретения Многовходовое суммирующее, устройство, содержащее полные одноразрядные сумматоры, сгруппированные в линейки, причем выход суммы полного одноразрядного сумматора каждого разряда L-й линейки (,..o,m, где m количество линеек) подключен к соответствующему входу полного одноразрядного сумматора (t+t)-M линейки того же разряда, выходы суммы полных однораэряд ных сумматоров последней линейки подключены к выходам устройства, отличающееся тем, что, с целью расширения функциональных возможностей за счет выполнения алгебраического сложения чисел, представленных в дополнительном коде, с минимальными затратами оборудования, а устройство введены N управляемых блоков инверсии (где N - число слагае мых), информационные входы каждого из которых подключены ко входам соответствующего операнда устройства, а управляющие входы - со входами управления устройства, входы переноса устройства соединены соответственно со входами переноса полных одноразрядных сумматоров младшего разряда, разрядные выходы ЗК управляемых блоков инверсии (где , ) подключены к Информационным входам полных однораз рядных сумматоров первой линейки, разрядные выходы остальных управляемых блоков инверсии сЪёдинены со входами полных одноразрядных сумматоров второй линейки, выходы переносов полных одноразрядных сумматоров j-oro разряда t-й линейки (,t,...,п-1) подключены к одному из входов полных одноразрядных сумматоров (J+t)-oro . разряда (|4-1)-ой линейки, выход переноса каждого полного одноразрядного сумматора последней линейки соединен со входом переноса полного одноразрядного сумматора соседнего старшего разряда той же линейки, выходы переноса полных одноразрядных сумматоров старшего разряда линеек подключены к соответствукяцим выходам переноса устрой ства, Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР N , кл. G Об F 7/38, 1975. 2.Авторское свидетельство СССР № , кл. G Об F 7/50 (прототип).

- .

гЛЛ,в| fa dbg Of €

га