Устройство детектирования комплексного стереосигнала Советский патент 1982 года по МПК H04H5/00 

ЙзоЬретение относится к радиотехнике, а именно к устройствам детектирования модулированных колебаний, и может использоваться при построении высококачественных стереодекодеров. Известно устройство детектирования комплексного стереосигнала, содержащее последовательно соединенные корректирующую цепочку, согласующий уси литель, кроме того интегратор и фазо- чувствительный блок О . Однако в известном устройстве бол шие нелинейные искажения. Цель изобретения - уменьшение нелинейных искажений. Указанная цель достигается тем, что в устройство детектирования комплексного стереосигнала, содержащее последовательно соединенные корректи рующую цепочку, согласующий усилитель, кроме того, интегратор и фазочувствительный блок, введены последовательно соединенные с выходом сог ласующего усилителя, аналого-цифровой преобразователь, регистр записи и регистр памяти, а также цифровой компаратор и два цифроаналоговых преобразователя, при этом выход регистра записи соединен со вторым входом цифрового компаратора, а первый выход регистра памяти с первыми входами соответственно первого и второго цифроаналоговых преобразователей, причем второй выход регистра памяти соединен с первым входом цифрового компаратора, первый и второй выходы цифрового компаратора соединены соответственно с первым и вторым входами фазочувствительного блока и со вторыми входами первого и второго цифроаналоговых преобразователей, а их третьи входы соединены с выходом фазочувствительного блока, а выходы первого и второго цифроаналоговых преобразователей соединены с соответствующими входами интегратора. На. чертеже приведена структурная электрическая схема устройства детектирования комплексного стереосигнала . Устройство содержит корректирующу цепочку 1, согласующий усилитель 2, аналого-цифровой преобразователь (АЦ 3, регистр Ц записи, регистр 5 памяти,цифровой компаратор 6,цифроаналоговые преобразователи (ЦАП) 7 и 8 фазочувствительный блок 9 и ратор 10. Устройство работает следующим образом. Входной сигнал после коррекции заключающейся в ослаблении низкочастотной части спектра, поступает на вход согласующего усилителя 2, служащего для развязки корректирующей цепочки 1 и АЦП 3. На выходе корректирующей цепочки 1 образуется кор ректированный комплексный стереосигнал (ККСС). Усиленный усилителем 2 ККСС подается на АЦП Зг который изме ряет текущие значения поднесущей ККСС и преобразует эти значения в ци ровой код. По мере преобразования ам плитуды ККСС в значения цифрового ко да заполняется регистр записи, пос ле заполнения которого содержимое бг целиком передается в регистров памяти, после чего опять начинает заполняться регистр ,записи. С выходов регистров 1 и 5 коды поступают на цифровой компаратор 6, в котором про исходит сравнение чисел, записанных в регистрах 4 записи и памяти 5 соответственно, результатом сравнения является импульс на одном из двух вы ходов цифрового компаратора 6. При этом, если предыдущее число меньше последующего, то при повторении этог соотношения для следующих чисел выхо цифрового компаратора 6 не изменяет своего состояния. Если же в некоторый момент это соотношение изменится на противоположное, то на выходе цифрового компаратора 6 появится короткий импульс разрешения записи чис ла из регистра 5 памяти в ЦАП 7. В случае изменения, обратного указанному, короткий импульс появляется на втором выходе цифрового компаратора 6 и запись числа из регистра 5 памяти производится в ЦАП 8. Импульсы на выходах компаратора 6 появляются поочередно то на одном, то на другом, что соответствует минимумам и максимумам ККСС за исключением случая, когда фаза ККСС изменяется на 180 В случае переворота фазы ККСС фазочувствительный блок 9 блокирует ЦАП 7 и 8 на все время ложного импульса по вторым управляющим входам ЦАП 7 и 8. Поэтому, несмотря на наличие импульса разрешения записи на одном из выходов цифрового компаратора 6, содержимое регистра 5 памяти не переписывается ни в один ЦАП 7 и 8. По окончании импульса блокировки схема продолжает работать описанным выше образом. Если состояние цифрового компаратора 6 неизменно, то запись в ЦАП 7 и 8 не производится.Следовательно, записанные в ЦАП 7 и 8 коды соответствуют экстремумам поднесущей. В этих же блоках числа преобразуются ваналоговое напряжение каналов, причем, таким образом разделенные сигналы по отдельности поступают на входы интегратора 10, который представляет две (по одной в каждом канале) RC интегрирующие цепочки. На выходах интегратора 10 образуется пара сигналов, которые являются выходными сигналами устройства детектирования комплексного стереосигнала. Предлагаемое устройство позволяет детектировать практически любой амплитудно-модулированный сигна// как с подавленной, так и с неподавленной несущей или поднесущей частотой. Использование АЦП ведет к упрощению схемы, так как имеется широкий набор быстродействующих и достаточно точных полупроводниковых и гибридных АЦП и ЦАП, а в дальнейшем развитие этих схем не вызывает сомнений. Применение АЦП увеличивает помехозащищенность системы. При равной точности АЦП проще ШИМ, а при равной сложности схем АЦП точнее ШИМ, что в конечном итоге улучшает качество детектирования. Кроме того, предлагаемое устройство технологично в производстве, имеет низкую трудоемкость,так как в нем использованы законченные в конструктивном отношении блоки, которые в настоящее время широко используются в цифровой технике. Формула изобретения Устройство детектирования комплексного стереосигнала, содержащее последовательно соединенные

корректирующую цепочку, согласующий усилитель, кроме того, интегратор и фазочувствительный блок, отличающееся тем, что, с целью уменьшения нелинейных искажений, введены последовательно соединенные с выходом согласующего усилителя, аналого-цифровой преобразователь, регистр записи и регистр памяти, а также цифровой компаратор и два цифроаналоговых преобразователя, при этом выход регистра записи соединен со вторым входом цифрового компаратора, а первый выход регистра памяти с первыми входами соответственно первого и второго цифроаналоговых преобразователей, причем второй выход регистра памяти соединен с первым

входом цифрового компаратора, первый и второй выходы цифрового компаратора соединены соответственно с первым и вторым входами фазочувствительного блока и со вторыми входами первого и второго цифроаналоговых преобразователей, а их третьи входы соединены с выходом фазочувствительного блока, а выходы первого и второго цифроаналоговых преобразователей соединены с соответствующими входами интегратора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР по заявке W , кл. Н 03 О 3/00, 1978 (прототип).