Устройство для контроля канала связи с переменными параметрами Советский патент 1982 года по МПК H04B3/46 

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КАНАЛА СВЯЗИ С ПЕРЕМЕННЫМИ ПАРАМЕТРАМИ Изобретение относится к технике эле- и-росвязи и может использоваться в ада тивных системах передачи дискретной ин формации для автоматического контроля состояния телеграфных и телефонных каналов. Известно устройство для контроля канала связи с переме1шыми параметрами, содержащее элемент запрета, последова- тельдо соединенные первый элемент задержки, счетчик длины пакета ошибок, первый дешифратор, блок памяти, анализатор группирования ошибок и блок регистрации и последовательно соединенны второй элемент задержки, счетчик длины безошибочного интервала и второй дешифратор, выходы которого соединены с соответствующими входами блока памяти 1. Однако известное устройство имеет низкую точность контроля. Цель ипобр5тония - повьшдение точности контроля. Для достижения указанной цели в устройстве для контроля канала связи с переменными параметрами, содержащее элемент запрета, последовательно сое- диненные первый элемент задерхски, счетчик длины пакета ошибок, первый дешифратор, блок памяти, анализатор группирования ошибок и блок регистрации и последовательно соединенные второй элемент задержки, счетчик длины безошибочного интервала и второй деши(}ратор, выходы которого соединены с соответствующими входами блока памяти, введены счетчик длины защитного интерва;:а, счетчик числа ошибок, анализатор числа ошибок, анализатор смены состояния канала связи к последовательно соединенные блок выявления ошибок, интегратор и аналогоцифровой преобразователь, при этом выход элемента запрета соединен с вторым входом счетчика длины пакета ошибок, . вход которого объединен с первым входом счетчика числа ошибок, вы- ходь которого соединены с coc)т зeггтnyюишми входами первого дешифратора и анализатора числа ошибок, первый и вто рой выходы которого соединены соответ ственно с объединенными входом второг элемента задержки и соответствующим входим блока памяти и с вторым входом счетчика длины безошибочного интервала первый вход элемента запрета, на который поданы импульсы тактовой частоты о&ьединен с первыми входами счетчика длины з.ащитного интервала и блока выявления ошибок, второй выход которого соединен с вторыми входами счетчика числа ошибок, элемента защэета и счетчика длины защитного интервала, выход которого соединен с третьим входом элемента запрета, с входом первого эле мвйта задержки и с соответствующим входом анализатора числа ошибок, выходы аналого-цифрового преобразователя соединены с соответствующими входами анализатора группирования ошибок, соот ветствующие выходы которого через анализатор смены состояния канала связи соединены с входом обнуления блока памяти, а блок выявленгш ошибок выпол нен в виде объединенных по входу индикатора зашокения- уровня и режектор- ного фильтра, первый выход которого через последовательно соединенные пороговый блок и элемент ИЛИ соединен с первым входом селектора импульсов по длигельности, причем выход индикатора заншкения уровня соединен с вторы входом элемента ИЛИ, выход которого и первый выход режекторного фильтра соединены соответственно с первым и вторым входами интегратора, а второй Выход режекторного фильтра соединен с Вторым входом селектора импульсов по длительности, третий вход и выход которого являются соответственно первым Входом и Вторым выходом блока выяв- . Ленин ошибок. На чертеже представлена структурная электрическая схема предлагаемого устройства. Устройство для контроля канала связи с переменными параметрами содержит блок 1 выявления ошибок, состоящий иэ дискретно-перестраиваемого режектор HOIX) фильтра 2, ивдикатора 3 занижения уровня, порогового блока 4, элемента ИЛИ 5 и селектора 6 импульсов по длительности, элемент 7 запрета, счетчик 8 длины защитного интервала, первый 9 и второй 10 элементы задержки, счетчик 11 длины пакета ошибок, счетчик 1 числа ошибок, анализатор 13 числа ошибок, первый дешифратор 14, счетчик 15 длинь безошибочного интервала, второй дешифратор 16, интегратор 17, аналогоцифровой преобразователь 18, блок 19 памяти, анализатор 2О группирования ошибок, анализатор 21 смены состояния канала связи, блок 22 регистрации, вход 23 тактовой частоты, вход 24, два выхода 25 и 26. Устройство работает следующим образом. Принимаемый сигнал, представляющий собой смесь информационного сигнала и помех, поступает по входу 24 на вход блока 1 выявления ошибки, в котором разветвляется на вход дискретно-перестраиваемого режекторного фильтра 2, полюса затуханий которого соответствуют частотам принимаемых сигналов, и на вход ивдикатора 3 занижения уровня, на выходе которого появляется высокий во время существования прерывания в канале связи. В дискретно-перестраиваемом режекторном фильтре 2 производится вычитание из входной смеси сигнала и помех копии сигнала и при отсутствии импульсных помех на его выходе присутствует напряжение флуктуационных помех. При появлении в канале связи помехи импульсного , амплитуда которой обычно значительно превьанает напряжение флуктуационных помех, на выходе дискретно-перестраиваемого режекторного фильтра 2 вйзникает скачок напряжения практически без задержки во времени. С выхода дисктерно-перестраиваемого режекторного фильтра 2 реализация смеси импульсных и флуктуационных помех поступает на вход интегратора 17, накапливающего энергию флуктуационных помех, и на вход порогового блока 4. Порог срабатывания порогового блока 4 выбирается таким, чтобы его не могли превысить колебания напряжения флуктуадиопных помех. В этом случае сигнал на выходе порогового блока 4 появляется только на время существования импульсной помехи и поступает далее на элемент ИЛИ 5, на другой вход которого поступает сигнал о прерывании с выход индикатора 3 занижения уровня. С выхода элемента ИЛИ 5 объединеншлй сигнал поступает не время присутствия i капало связи импульсной помехи или пртерыьаи., и на вход селектора 6 импульсов по длительности. Если длительность импульсной помехи или прерывания больше нормы для данной скорости и данного метода цриема инфор мации, т.е. приводит к стиранию принятой посылки, то.на выходе селектора 6 импульсов по длительности по приходу с входа 23 (импульсов) тактовой частоты появляется импульс ошибки. Число импульсов ошибок соответствует числу пораженных посылок. Дйя того чтобы селектор 6 импульсов по длительности не анализировал как импульсные помехи скачки напряжения на выходе дискретно-перестраиваемого режекторного фильтра 2, возникающие во время переключения его полюсов затуханий, импульсы, по которым производят переключения и длительность которых равна времени переключения, заведены со второго выхода дискретно-перестраиваемого режекторного фильтра 2 на запрещающий вход селектора 6 импульсов |ПО длительности. Оценка состояния канала связи по степени пакетирования ошибок осуществляется следующим образом. Импульсы ошибок с выхода селектора 6 импульсов по длительности поступают на вход счетчика 12 числа ошибок, на вход элемента 7 запрета, прохождение импульсов тактовой частоты с входа 23 на вход счетчика 11, а также на вход Сброс счетчика 8 длины защитного интервала, на счетный вход кот рого поступают импульсы тактовой частоты с входа 23. Сброс счетчика 8 длины защитного интервала производится по каждому импульсу ошибки и сигнал на выходе счетчика 8 появляется в том случае; если интервал между двумя смеж ными импульсами ошибок превысит установленную длину защитного интервала, значение которой выбирается из экспериментальной кривой распределения интервалов между ошибками в испол1 ауемых каналах связи. Этот сигнал поступает на вход первого элемента 9 задержки, перюводит элемент 7 запрета в состояние запрещающее прохождение импульсов тактовой частоты на вход счетчика Ц и разрешает анализ состояния счетчика 12 анализатором 13. Сигнал с прямого выхЬда анализатора 13, появляющийся, когда счетчиком 12 числа ошибок з, сировано не бсАПЬше одной ощибки, и означающий, что эти одиночные ошибки 92 26 не входят в пакет ошибок и расположены на интервале между пакетами, пост;упает на счетный вход счетчика 15, подсчитывающего число срабатываний счетчика 8 длины защитного интервала. Сигна;л с инверсного выхода анализатора 13, появляющийся, когда счетчиком , 12 числа ошибок зафиксировано две или более ошибок, и означающий окончание пакета ошибок, поступает на ущзавляюпшй вход блока 19 памяти, состоящего из матриц накопительных, либо последовательных регистров сдвига, производя запись сигналов, присутствующих в данный момеет времени на его информационных входах, после чего задержанный вторым элементом Ю задержки осуществляет сброс счетчика 15. Сброс счетчика Ц и счетчика 12 осуществляется сигналом с выхода первого элемента 9 задержки. Сигналы на информационные входы блока 19 памяти поступают с выходов первого и второго дешифраторов 14 и 16, причем при записи сигнал присутствует только на одном из выходов каждого дешифратора. Сигналы с выходов первого дешифратора 14 несут информацию о распределении длин пакетов ошибок в зависимости от числа ошибок в пакете. Это достигается благодаря тому, что первый дешифратор 14 осуществляет одновременно какдешифрацию непересекающихся зон, соответствующих определенным длинам пакетов, информация о которых поступает с разрадов счетчика 11, дешифрацию непересекающихся зон, соответствующих определенным числам ошибок в пакетах, информация, о которых поступает с разрядов счетчика 12 числа ощибок, так и соответственновзаимный перебор дешифраций этих непересекающихся зон на совпадение. Сигналы с выходов второго дешифраTqpa 16 соответствуют дешис рации непересекающихся зон, охватываюших определенные длины интервалов между пакетами ошибок, информация о которых поступает с разрядов счетчика 151 Блок 19 памяти осуществляет накапливание информации о распределении длин. пакетов в зависимости от числа ошибок в пакете, и информации о распределении интервалов между пакетами. Эта информация с выходов блока 19 памяти поступает в анализатор 20, состоящий из дешифраторов и sneMeffTOB памяти, где произЬодится анализ степени пакет1фовашш ощибок и результат появляется в

70

ваде сигнала на одном нэ выходов 25, соответствующих состоялшям канала связи по распределению импульсных помех и прерываний, одновременно поступая в блок 22 регистрации и в анализатор 2 на выходе которого появляется импульсный сигнал в момент изменения состояния канала связи, осуществляющий сброс информации в блоке 19 памяти.

Таким образом, накаплавание информации блоком 19 памяти осуществляется до вынесения решения о состоянии канала связи анализатором 2О, после чего цшсл накапливания повторяется.

Кроме того, для оценки состояния канала связи по уровню флуктуационных помех анализаторе. 2О поступает информация с Выходов аналого-цифрового преобразователя 18, н.а вход которого сигнал поступает с выхода интегратора 17 Результат анализа появляется в виде сигнала на одном из выходов 26, соот- ветствующ1{х состояниям канала связи по уровню флуктуанионных помех,, также одновременно поступающего в блок 22 регистрации.

Сигналы с выходов 25 используются для изменения параметров кодека, а сигналы с выходов 26 используются дл изменения параметров модема.

Техдико-экономическая эффективность предлагаемого устройства заключается в повышении точности контроля состоя1шя канала связи и возможности воздействия на параметры кодека и модема прк изменениях состояния канала связи с целью обеспечения требуемой вероятности необнаружения ошибки и максимальной скорости передачи в адаптивных системах передачи дискретной информации.

Формула изобретения

Устройство для контроля канала связи с переменными параметрами, содержащее элемент запрета, последовательно соединенные первый элеме гг задержки, счетчик длины пакета ошибок, первый дешифратор, блок памяти, анализатор группирования ошибок и блок регистрации и последовательно соединенные вто рюй элемент задержки, счетчик длины беасаиибочного интервала и второй дешифратор, выходы которого соединены с соответствующими входами блока памяти, отли5ающееся тем, что, с целью повьаиения точности контроля, в него введены счетчик длины заиштного интервала, счетчм числа оши882

бок, анализатор числа , анапиаятор смены с(:х;тояния канала связи и по(;ледовательно соединенные блок выявления ошибок, HHTorjiaTOp и аналого-ци({)ровой

5 преобразователь, при этом выход элемента запрета соединен с вторым входом счетчика длины пакета ошибок первый вход которого объединен с и ..ым Входом счетчика числа ошибок, шдходы которого соединены с соответствующими входами первого дешифратора и анализатора числа ошибок, первый и второй выходы которого соединены соответственно с объединенными входом второго элемента задержки и соответствующим входом, блока памяти и с вторым входом счетчика длины безошибочного интервала, первый вход элемента запрета, на который поданы импульсы тактовой частоты, объединен с первыми входами счетчика дли- libi защитного интервала и блока выявления ошибок, второй выход которого соединен с вторыми .входами счетчика числа ошибок, элемента запрета и счетчика длины защитного интервала, выход которого соеди11ен с третьим входом элемента запрета, с входом первого элемента задержки и с соответствующим входом анализатора числа ошибок, выходы

аналого-цшррового преобразователя соединены с соответствуюш.ими входами анализатора групигфования ошибок, соответствуюш,ие выходы, которого через анализатор смены состояния кана.па связи

5 соединены с входом обнуления блока памяти, а блок Выявления ошибок выполнен в виде объединенньо: по входу и щикатора занижения -ровня .и режекторного ф1иьтра, первый выход которого через

0 последовательно соединенные пороговый блок и элемент ИЛИ соединен с первым входом селектора импульсов по д:.;тельности, причем выход индикатор,-, з.чнижения уровня соединен с вторым вхг.п.ом

5 элемента ИЛИ, выход которого и первый выход режекторного фильтра соединены соответственно с первым и вторым входами интегратора, а второй выход режекторного фильтра соединен с вторым вхо0 дом селектора импульсов по длительности, третий вход и выход которого являются соответственно первым входом и рым выходом блока выявления ошибок.

Источники информации, Припятью во внимание при экспертизе

1. Авторское свидетельство СССГ № 68О191, кл. Н 04 U И/О8, 1978 прототип.