Устройство контроля состоянияКАНАлА СВязи Советский патент 1981 года по МПК H04B3/46 

Описание патента на изобретение SU809594A1

(54) УСТРОЙСТВО КОНТРОЛЯ СОСТОЯНИЯ КАНАЛА СВЯЗИ

Похожие патенты SU809594A1

название год авторы номер документа
Устройство для контроля состояния канала связи 1976
  • Жигора Павел Петрович
SU568170A2
Устройство для контроля состояния каналов связи 1976
  • Жигора Павел Петрович
  • Баташев Сергей Васильевич
SU660275A1
ПРИЕМНИК ПОСЛЕДОВАТЕЛЬНЫХ МНОГОЧАСТОТНЫХ СИГНАЛОВ 1999
  • Ишмухаметов Б.Г.
  • Пусь В.В.
  • Семенов И.И.
RU2169993C1
Режекторный фильтр 1987
  • Капицкий Ярослав Иванович
  • Ляхвацкий Владимир Дмитриевич
  • Лапчук Елена Мечиславовна
SU1429293A2
Многоканальный генератор последовательностей импульсов 1983
  • Барашенков Валерий Викторович
  • Князев Константин Константинович
  • Липинский Геннадий Викторович
  • Ляшенко Владислав Степанович
  • Тимофеев Александр Орестович
SU1228232A1
Интерполятор 1986
  • Коробейников Валерий Николаевич
  • Кургаев Александр Филиппович
  • Масловский Вячеслав Яковлевич
SU1345217A1
СПОСОБ И УСТРОЙСТВО УПРАВЛЕНИЯ ПЕРЕДАЧЕЙ ПАКЕТОВ ДАННЫХ В КАНАЛЕ СВЯЗИ ОБЩЕГО ПОЛЬЗОВАНИЯ 1998
  • Агиевич С.Н.
  • Колесников В.Б.
  • Малышев С.Р.
  • Подымов В.А.
  • Смирнов П.Л.
RU2137312C1
Устройство для измерения времени установления выходного сигнала цифроаналогового преобразователя 1990
  • Абаринов Евгений Георгиевич
  • Козусев Юрий Андреевич
  • Разин Александр Иванович
SU1716601A2
Многоканальный интерполятор функций 1986
  • Кургаев Александр Филиппович
  • Коробейников Валерий Николаевич
SU1361588A1
Устройство для умножения частот 1975
  • Новоселов Борис Васильевич
  • Трахтенберг Роман Михайлович
  • Староверов Борис Александрович
  • Галас Валерий Петрович
SU577527A1

Реферат патента 1981 года Устройство контроля состоянияКАНАлА СВязи

Формула изобретения SU 809 594 A1

Изобретение относится к радиотехнике и может использоваться для контроля каналов связи с переменными парги етрами.

Известно устройство контроля состояния канала связи, содержащее две цепочки, каждая из которых состоит из последовательно соединенных умножителя, интегратора, формирователя сигнала, элемента И и счетчика, выходы интеграторов каждой из цепочек подключены к первому и второму входу элемента сравнения, второй выход формирователя сигнала первой цепочки подключен к другому входу элемента И второй цепочки, второй выход формирователя сигнала второй цепочки подключен к другому входу элемента И первой цепочки, выходы счетчиков первой и второй цепочек подключены к одним и другим входам элемента сравнения, выход которого через интегратор подключен к объединенным другим входам формирователей сигналов двух цепочек, выходы элементов И каждой цепочки подключены соответственно к первому ji второму входам элемента ИЛИ, выхсэд которого подключен через регистр сдвига к первому входу триггера и через последовательно соединенные первый элемент запрета и счетчик ко второму входу триггера, выход которого подключен к первому входу второго элемента запрета, второй вход которого подсоединен к другому входу регистра сдвига и к другому входу.первого элемента запрета и на него поданы тактовые импульсы, вход второго

0 элемента запрета соединен через формирователь импульсов со входом первого элемента задержки и с первым входом блока считывания, выход первого элемента задержки через последовательно соединенные разрядный счетчик и блок считывания подключен ко входам блока счетчиков, второй элемент задержки, выход Которого подключен к другим входам блока счет0чиков , выход элемента ИЛИ подключен к другому входу счетчика, дешифратор, на вторые входы умножителей подан эталонный сигнал tl.

Однако известное устройство име5ет низкую точность контроля .состояния канала связи.

Цель изобретения - повышение точности контроля состояния канала связи путем оценки статистики ошибок

0 символов кодограмм.

Поставленн.ая цель достигается тем, что в устройство контроля состояния канала связи, содержащее две цепочки, Ксовдая из которых состоит из последовательно соединенных умножителя, -интегратора, формирователя сигнала, элемента И и счетчика, выходы интеграторов каждой из цепочек подключены к первому и второму входу элемента сравнения второй выход формирователя сигнала первой цепочки подключен к другому входу элемента И второй цепочки, второй выход формирователя сигнала второй цепочки подключен к другому входу элемента И первой цепочки, выходы счетчиков первой и второй цепочекподключены к одним и другим входам элемента сравнения, выход которого через интегратор подключен к объединенным другим входам формирователей сигналов двух цепочек, выходы элементов И каждой цепочки подключены соответственно к первому и второму входам элемента ИЛИ, выход которого подключен через регистр сдвига к певому входу триггера и через последовательно соединенные первый элемент запрета и счетчик ко второму входу триггера, выход которого подключен к. первому входу второго элемента запрета, второй вход, которого подсоеднен к другому входу регистра сдвига и к другому входу первого элемента запрета и на него поданы тактовые иьтульсы, вкод второго элемента запрета соединен через формирователь импульсов со входом первого элемент задержки и с первым входом блока считывания, выход первого элемента задержки через последовательно соединенные разрядный счетчик и блок считывания подключен ко входам блока счетчиков, второй элемент задержки, выход которого подключен к дру гим входам блока счетчиков, выход элемента ИЛИ Чюдключен к другому входу счетчика, дешифратор, на вторые входы умножителей подан эталонный сигнал, введены сумматор, генератор копий сигнала, блок управления , блок элементов памяти, три блока элементов И, элемент несовпадения, дополнительный блок счетчиков и индикатор, при этом первый вход сумматора является входом устрс ства, второй вход соединен с выходом генератора копий сигнала и выход подключен к объединенным входам умножителей первой и второй цепочек , первый выход блока управления подключен ко входу генератора копий сигнала, второй - к первому входу элемента несовпадения и к пер вым входам блока элементов памяти, третий -.к первым входам первого блока элементов И, четвертый - ко входу второго элемента задержки, пятый - через второй блок элементов

И к одним входам дешифратора, шестой - через третий блок элементов И к другим входам дешифратора, выходы которого подсоединены ко входам индикатора, выходы блока элементов памяти через последовательно соединенные первый блок элементов И и дополнительный блок счетчиков подключены ко вторым входам третьего блока элементов И, второй вход элемента несовпадения соединен с выходом элемента сравнения, а выход подключен ко второму входу блока элементов памяти, выход второго элемента задержки подключен к другим входам дополнительного блока счетчиков, на вход блока управления поданы тактовые импульсы.

На чертеже представлена структурная электрическая схема предлагаемого устройства.

Устройство контроля состояния канала связи содержит блок 1 считывания, блок 2 счетчиков, сумматор 3 генератор 4 копий сигнала, блок 5 управления, элемент б несовпадения, блок 7 элементов памяти, первый, второй и третий блоки 8, 9 и 10 элементов И соответственно, дополнительный блок 11 счетчиков, дешифратор 12, индикатор 13, два умножителя 14, два интегратора 15, элемент

16сравнения, два формирователя

17и 18 сигнала, два элемента 19

и 20 И,- два счетчика 21 и 22 элемент 23.сравнения, интегратор 24, элемент 25 ИЛИ, первый и второй элементы 26 и 27 запрета соответственно, .счетчик 28, регистр 29 сдвига, триггер 30, формирователь 31 импульсов, первый и второй элементы 32 и 33 задержки соответственно, разрядный счетчик 34. Причем на входы блока управления, регистра сдвига, первого и второго элементов запрета поданы тактовые импульсы, а на вторые входы умножителей подан эталонный сигнал.

Устройство работает следующим образом.

На второй вход сумматора 3 поступает сигнал с генератора 4 копий сигнала, а на первый вход сумматора 3 - помехи с антенного входа устройства. Генератор 4 копий сигнала вырабатывает кодограммы (м-последовательности, последовательности Гольца) , состоящие из единичных и нSлeвых символов. Уровень сигнала с генератора 4 копий сигнала устанавливается заранее, равным ожидаемому уровню полезного сигнала на входе перемножителей. В сумматоре 3 на сигнал с генератора 4 копий сигнала накладывается помехи с антенного входа устройства. С выхода сумматора 3 сигналы поступают на объдиненный вход умножтелей 14. В умножителях 14 происходит умножение поступающего зашумленного сигнала на эталонные единичный и ну левой сигналы. Случайные величины с .выходов интеграторов 15 поступают на входы формирователей 17 н 18 для оценки качества канала связи на ста тистике пакетов сигналов ненадежного обнаружения (СНО) и на элемент сравнения 16, с выхода которого сигнал поступает на элемент б несовпадения, который вырабатывает сигнал при искажении символа-кодограммы. Если сигнал с выходов интегра- торов 15 больше порога, на единичных выходах формирователей 17 и 18 появляются сигналы, поступающие 1на элемент 19 И, с которого на элемент 25 ИЛИ поступают СНО первого |рода. Если же сигналы на входах формирователей 17 и 18 меньше riopft|Га, иэ нулевых выходах их появля|ются сигналы, которые поступают на элемент 20 И, с коротого на элемент ;25 ИЛИ поступают СНО второго рода. Появившийся на выходе элемента 25 И сигнал поступает на запрещакйций вход первого элемента 26 запрета., тем самым запрещая проховдение тактовых импульсов (ТИ ) на счетчик 28 Этот же СНО также поступает на регистр 29 сдвига и на вход сброс счетчика 28, КОТОЕ«Й тем саквам уста навливается в нулевое состояние. Если на следующем такте работы устр ства на запрещающий вход первого элемента 26 запрета не поступает СНО, на счетчик 28 проходит первый ТИ. На следугадем такте, если на вы де элемента 25 ИЛИ нет СНО, на счет чик 28 поступает второй ТИ и т.д. до тех пор, пока на выходе элемента 25 ШШ не появится импульс СНО. Через Пддд тактов после появления на выхбде элемента 25 ИЛИ первого импульса СНО этот импульс появляется иа выходе регистра 29 сдвига ,и поступает на нулевой вход триггера 30, Кото1 лй переходит из единичного в нулевое состояние, и потенциал на запрещающем входе второго элемента 27 запрета исчезает. Через второй элемент 27 запрета на разрядный счётчик 34 проходит ТИ. На такте, если за это время импульсы СНО, кроме первого, не появились, на выходе счетчика 28 появляется сигнгш, который поступает на единичный вход триггера 30 переводя его в единичное состояние. С триггера 30 на запрещавший вход второго элемента запрета: 27 поступает высокий потенциал, который запрещает прохождение ТИ на разрядный счетчик 34. Одновременно формирователь 31 импульсов по перепаду потенциалов на выходе триг гера 30 формирует импульс, кото1 1й устанавливает разрядный счетчик 34 в нулевое состояние. Если интервал между первым и следуюгчим за ним СНО не больше п ЭАА тактов, устройство работает следующим образом. Первый импульс СНО через падд тактов появляется на выходе регистра 29сдвига, поступает на нулевой вход триггера 30 и переводит его в нулевое состояние. На выходе триггера 30исчезает высокий потенциал, второй элемент 27 запрета открывается и на разрядный счетчик 34 проходит ТИо До появления сигнала через тактов на выходе счетчика на запре- щающий вход первого элемента 26, запрета поступает второй СНО, который поступает также на регистр 29 сдвига и сбрасывает счетчик 28 в нулевое состояние. Если интервал между и третьим СНО также меньше пзАД-тактов, сигнал на выходе счетчика 28 не появляется, и триггер 30 остается в нулевом состоянии. Через открытый второй элемент 27 запрета все время проходят ТИ. Таким образом, до тех пор, пока интервал медду поступающими с элемента 25ИЛИ импульсами СНО не боль4J® алд первый элемент 26 запрета поступают СНО, принадлежа1 гие одному и тому же пакету СНО некоторой длины, на разр5щный счетчик 34 проходят ТИ, и счетчик подсчитывает длину пакета. Допустим, на каком-либо такте на запрещающий вход первого элемента 26запрета поступает последний СНО, принадлежащий данному пакету. Через ПЗАД тактов этот СЯО появляется на выходе регистра 29 сдвига и поступает на нулевой вход триггера 30. На разрядный счетчик 34 через открытый второй элемент 27 запрета поступает еще один ТИ. Так как рассматриваемый СНО - последний в пакете, то интервал eждy ним и следующим СНО больше ПЗАД. Поэтому на следующем такте после поступлений на первый элемент 26 запрета последнего СНО данного пакета на выходе счетчика 28 появляется импульс. Этот импульс поступает на единичный вход триггера 30 и переводит его в единичное состояние. На выходе триггера 30 появляется высокий потенциал, который закрывает второй элемент 27запрета. Перепад потенциалов вызывает срабатывание формирователя 31 импульсов, и с его выхода импульс поступает на управляющий вход блока 1 считывания, а через первый элемент 32 задержки устанавливает разрядный счетчик 34 в нулевое состояние. Таким образом, число ТИ, зафиксированное в разрядном счетчике 34, соответствует длине пакета СНО. В за;висимости от величины этого числа на одном из выходов блока 1 считывания появляется импульс, который заносится в блок 2 счетчиков В конце каждого контрольного интервала, величина которого определяется блоком 5 управления, по сигнаЛу управления, поступанвдему с пя того выхода блока 5 управления на вт рой вход второго блока 9 элементов И, на выходе появляется сигнал, пО даваемый с выхода блока 2 счетчиков Этот сигнал дешифрируется дешифратором 12 и поступает на индикатор 13, где и отображает состояние канала связи.Сигнал с четвертого выхода блока 5 управления через второй элемент задержки 33 устанавливает блок 2 счетчиков и дополни- . тельный блок 11 счетчиков в нулевое состояние. Одновременно с оценкой качества канала связи по статистике пакетов СНО происходит оценка статистики ошибок символов кодограм При этом сигнал с элемента б несов падения поступает в блок 7 элементов памяти и продвигается по нему импульсами со второго выхода блока 5 управления, которые вырабатывайтся с некоторой задержкой относительно импульсов с первого выхода для учета времени обработки сигналов. После сформирования кодограммы генератором 4 копий сигнала бло 5 управления со своего третьего вы хода выдает сигнал на первый блок 8 элементов И при этом сигналы оши бки (искажение единичных символов дограмм) поступают на вход дополнительного блока 11 счетчиков. При поступлении определенного количест ва ТИ.на вход блока 5 управления с его шестого выхода будет сформирован сигнал, поступающий на вторы входы третьего блока 10 элементов с выхода которого сигнал поступает на дешифратор 12, в котором деши фрируется и поступает на индикатор 13, где и отображает состояние кан связи. Порядок оценки состояния ка нала связи по статистике пакетов СНО или статистике ошибок символов кодограмм определяется блоком 5 упр ления путем подачи управляющих сиг налов с выходов пять и шесть. Таким образом, предлагаемое устройство оценивает качество канала связи по статистике пакетов сигHaJioB ненадежного обнаружения и по статистике ошибок символов кодограм Эти оценки позволяют выбрать наиболее эффективную кодовую защиту, согласующуюся с характером ошибок в канале связи, что ведет к повышению эффективности канала связи. Формула изобретения Устройство контроля состояния ка нала связи, содержащее две цепочки каждая из которых состоит из последовательно соединенных умножителя, интегратора, формирователя сигнала., элемента И и счетчика, выходы интеграторов каждой из цепочек подключены к первому и второму входу элемента сравнения, второй выход формирователя сигнала первой цепочки подключен к другому входу элемента И второй цепочки, второй выход формирователя сигнала второй цепочки подключен к другому входу элемента И первой цепочки, выходы счетчиков первой и второй цепочек подключены к од ним и другим входам элемента сравнения, выход которого через интегратор подключен к обьединенным другим входам формирователей сигналов двух цепочек, выходы элементов И каждой цепочки подключены соответственно к первому IJ второму входс1М элемента ИЛИ, выход которого подключен через регистр сдвига к первому входу триггера и через последовательно соединенные первый элемент запрета и счетчик ко второму входу триггера, выход которого подключен к первому входу второго элемента запрета, второй вход которого подсоединен к другому входу регистра сдвига и к другому входу первого элемента запрета и на него поданы тактовые импульсы, вход второго элемента запрета соединен через формирователь импульсов со входом первого элемента задержки и с первым входом блока считывания, вы-: ход первого элемента задержки через последовательно соединенные разрядный счетчик и блок считывания подключен ко входам блока счетчиков, второй элемент задержки, выход которого подключен к другим входам блока счетчиков, выход элемента ИЛИ подключен к другому входу счетчика, дешифратор, на вторые входы умножителей подан эталонный сигнал, отличающееся тем, что, с . целью повышения точности контроля состояния канала связи путем оценки статистики ошибок симовлов кодограмм, введены сумматор, генератор копий сигнала, блок управления, блок элементов памяти, три бЛока элементов И, элемент несовпадения, дополнительный блок счетчиков и индикатор, при этом первый вход сумматора является входом устройства, второй вход соединен с выходом генерато15а копий сигнала и выход подключен к объединенным входам умножителей первой и второй цепочек, первый выход блока управления подключен ко входу генератора койий сигнала, второй - к первому входу элемента несовпадения и к первым входам блока элементов памяти, третий - к первым входам первойго блока элементов И,, четвертый - ко входу второго элемента задержки, пятый - через второй блок

элементов И к одним входам дешифра,тора, шестой - через третий блок элементов И к другим входам дешифратора, выходы блока элементов памяти через последовательно соединенные первый блок элементов И и дополнительный блок счетчиков подключен ко вторым входам третьего блока элементов И, второй вход элемента несовпадения соединен с выходом элемента сравнения, а выход подключен ко второму входу блока элементов памяти, выход второго элемента задержки подключен к другим входам дополнительного блока счетчиков, на вход блока управления поданы тактовые импульсы.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР 568170, кл. Н 04 В 3/46. 1977 (прототип) .

SU 809 594 A1

Авторы

Ивановский Владимир Георгиевич

Потапов Василий Васильевич

Даты

1981-02-28Публикация

1979-04-16Подача