Устройство для приема частотно-манипулированных сигналов Советский патент 1982 года по МПК H04L27/14 

1

Изобретение относится к технике ередачи дискретных сообщений по проводам и радиоканалам преимущест енно Иа низкой несущей или поднесущей частоте.

Известно устройство для приема частотно-манипулированных си гналов, содержащее блок формирования синхронных сигналов и демодулятор, в котором для исключения обратной работы использована начальная установка фазы синхронных сигналов СО.

Однако необходимость начальной установки фазы существенно, ограничивает возможные области применения устройства.

Наиболее близким к предлагаемому по технической сущности является устройство для приема частотно-манипулированных сигналов, содержащее детектор, первый вход которого соединен с выходом первого интегратора, к первому входу которого подключен выход перемножителяI первый вход ко торого соединен с выходом усилителя ограничителя и входом удвоителя частоты, выход которого через блок фазовой автоподстройки частоты подключен к входу делителя частоты, выход которого соединен с входом формирователя импульсов t 23.

Однако это устройство имеет низкую помехоустойчивость.

Цель изобретения - повышение по10мехоустойчивости.

Указанная цель достигается тем, что в устройство для приема частотно-манипулированных сигналов, содержа щее детектор, первый вход которого

15 соединен с выходом первого интегратора, к первому входу которого подключен выход перемножителя, первый вход которого соединен с выходом усилителя-ограничителя и с входрм удвоителя

20 частотыj выход которого через блок фазовой автоподстройки частоты подключен к входу делителя частоты, выход которого соединен с входом форми39рователя импульсов, введены счетчики, ключи, второй интегратор, блок памяти и коммутатор, первый вход которого соединен с первым входом первого ключа, с первым входом первого счетчика и с первым выходом фор мирователя импульсов, второй выход которого соединен с первым входом второго счетчика,с первым входом второго ключа и с вторым вхоДом коммутатора, к третьему входу которого подключен выход блока памяти, входы которого соединены с выходами второго интегратора, к входам которого подключены выходы первого и второго ключей, вторые входы которых соедине ны соответственно с выходами первого и второго счетчиков, вторые входы которых соединены с выходом усилителя-ограничителя, причем выход коммутатора подключен к вторым входам перемножителя, первого интегратора и детектора, - На чертеже представлена структурная схема предложенного устройства. Устройство для приема частотно-ма нипулированных сигналов содержит блок 1 формирования синхронных сигналов, состоящий из удвоителя 2 частоты, блока 3 фазовой автоподстройки частоты, делителя k частоты и фор мирователя 5 импульсов, блок 6 памяти, коммутатор 7, два ключа 8 и 9 усилитель-ограничитель 10, демоду |ятор 11, состоящий из перемножителя 12, первого интегратора 13 и дете тора И, второй интегратор 15, первый и второй счетчики 1б и 17 каждый из которых состоит из элемента И 18 и двоичного счетчика 19. Устройство работает следующим образом. Принимаемый сигнал с минимальной частотной манипуляцией через усилитель-ограничитель 10 поступает на входы перемножителя 12, удвоителя 2 частоты и на первые входы элементов И 18 первого и второго счетчиков 16 и 17. БЛОК 3 фазовой автопод ройки частоты работает на удвоенной верхней характеристической частоте. На выходе делителя k частоты на два сигнала верхней характеристической частоты, равной тактовой частоте си нала, имеет неопределенность фазы . С выхода формирователя 5 два установочных импульсных сигнала с альтернативными значениями фазы поступают на установочные входы соо ветствующих двоичных счетчиков 19 и импульсные входы обоих ключей 8 и 9, Предположим, что установочный импульсный сигнал поступает на двоичный счетчик 19 первого счетчика 16 и ключ 8, а другой сигнал - на двои.мный счетчик второго счетчика 17 и ключ 9. Очередной установочный импульс устанавливает двоичные счетчики 19 в состояние, определяемое логической единицей на выходе предпоследнего разряда и логическими нулями на выходах остальных т-1 разрядов. На второй вход соответствующего элемента И поступают счетные импульсы, частота следования которых в 2 m раза выше тактовой частоты сигнала. Поскольку на первый вход элемента И поступают импульсы принимаемого сигнала, то при положительной его полярности счетные импульсы проходят на двоичные счетчики, 19 а при отри цательной - не проходят. Таким образом, к моменту прихода очередного установочного импульса сигнал на выходе последнего разряда двоичного счетчика 19 определяется разностью временных интервалов положительной и отрицательной полярности принимаемого сигнала от момента поступления предыдущего установочного импульса. Если эта разность превышает половину тактового интервала, что выполняется для некоторых тактовых интервалов в двоичйом счетчике 19 второго счетчика 17, то на выходе последнего разряда двоичного счетчика формируется сигнал, разрешающий прохождение через соответствующий ключ (в нашем случае ключ-9) очерёдного установочного импульса. После статистического усреднения во втором интеграторе 15 происходит установка блока 6 памяти в состояние, определяющее коммутацию на выход коммутатора 7 синхронных сигналов с правильным значением фазы. В качестве перемножителя 12 может быть использован логический элемент исключающее ИЛИ . Интегрирование результата перемножения производится на интервале от минус 0,5 Т до 0,5 Т, где Т длительность тактового интервала. В конце периода интегрирования производится опрос первого интегратора 13 детектором 1 знака с памятью и разряд первого интегратора 13Таким образом, предложенное устройство по сравнению с известным обе .печивает возможность передачи диск;ретных сообщений с помощью сигналов с мини мальной частотной манипуляцией без применения относительного кодировайия сообщений, при этом достигается более высокая помехоустойчивость и возможность применения помехоустойчивого кодирования. Формула изобретения Устройство для приема частотноманипулированных сигналов, содержащее детектор, первый вход которого соединен с выходом первого интеграто ра, к первому входу которого подключен выход перемножителя, первый вход которого соединен с выходом усилителя-ограничителя и с входом удвоителя частоты, выход которого через блок фазовой автоподстройки частоты подключен к входу делителя частоты,выход которого соединен с входом формирова ,.теля импуу1ьсов, отличающееся тем, что, с целью повышения поме 4б хоустойчивости в него введены счетчики, ключи, второй интегратор, блок памяти и коммутатор, первый вход которого соединен с первым входом первого ключа, с первым входом первого счетчика и с первым выходом формирователя импульсов, второй выход которого соединен с первым входом второго счетчика, с первым входом второго ключа и с вторым входом коммутатора, к третьему входу которого подключен выход блока памяти, входы которого соединены с выходами второго интегратора, к входам которого подключены выходы первого и второго ключей, вторые входы которых соединены соответственно с выходами первого и второго сметчика, вторые входы которых соединены с выходом усилителя-ограничителя, причем выход коммутатора подключен к вторым входам перемножителя, первого интегратора и детектора. Источники информации, принятые во внимание при экспертизе 1.Патент США 2977417, кл. 178/51, 1961. 2.Патент США , кл. 178/88, 1973 (протйтип).