Демодулятор импульсного сигнала,модулированного методом расщепленной фазы Советский патент 1982 года по МПК H03K9/04 

(5) ДЕМОДУЛЯТОР ИМПУЛЬСНОГО СИГНАЛА,

МОДУЛИРОВАННОГй МЕТОДОМ РАСЩЕПЛЕННОЙ Изобретение относится к импульсной технике и может быть Использовано при создании кабельных линий связи с трансформаторной развязкой. И|3вестно устройство, содержащее элемент И и триггер СОИзвестно устройство, содержащее интегратор, первый вход которого со единен с шиной.входного сигнала, триггер, выход которого соединен с шиной выходного информационного СИ1- нала, элемент И, выход которого соединен с шиной выходного тактового сигнала С. Недостатком известных устройств является низкая помехозащищенность. Цель изобретения повышение помехозащищенности. Поставленная цель достигается те что в устройство, содержащее интегр тор, первый вход которого соединен с шиной входного сигнала, триггер, выход которого соединен с шиной выходного информационного сигнала, эл ФАЗЫ мент И, выход которого соединен с шиной выходного тактового сигнала, введены два компаратора, источник положительного смещения, источник отрицательного смещения и формирователь уровней, причем выход интегратора соединен-с инвертирующим входом первого компаратора и с неинвертирующим входом второго компаратора, выходы которых соединены с соответствующими входами элемента И и триггера, выход которого через формирователь уровней соединен с вторым входом интегратора, неинвертирующий вход первого компаратора соединен через источник положительного смещения с общей шиной, инвертирующий вход второго компаратора соединен через источник отрицательного смещения с общей шиной. На фиг. 1 представлена схема демодулятора импульсного сигнала, модулированного методом расщепленной фазы; на фиг. 2 - временные диаграммы, поясняющие его работу. Демодулятор импульсного сигнала, модулированного методом расщепленной фазы, содержит интегратор 1, первый вход которого соединен с шиной 2 вход ного сигнала, триггер 3 выход которого соединен с шиной k выходного информационного сигнала, элемент 5 И, .выход которого соединен с шиной 6 вы ходного тактового сигнала, выход интегратора 1 соединен с инвертирующим входом компаратора 7 и с неинвертирую щим входом компаратора 8, выходы каждо го из которых соединены с соответствующими входами элемента 5 И и триггера 3 выход которого через формирова тель 9 уровней соединен с вторым вхо дом интегратора 1 , неинвертирующий вход компаратора 7 соединен через источник 1,0 положительного смещения с общей шиной, инвертирующий вход компаратора 8 соединен через источник 11 отрицательного смещения с общей шиной. На шину 2 входного сигнала с внешнего источника поступает кодовый сигнал, представленный кодом с расщепленной фазой. I На фиг. 2а на примере кодовой последовательности 001101 изображен сигнал, закодированный двухфазным кодом с расщепленной фазой. Этот си1- нал квантован во времени и может принимать положительный или отрицательны уровень. Передача информации двухфазным кодом осуществляется по тактам, При этом каждой 1 кодовой последова тельности соответствует переход с верхнего уровня на нижний, расположенный в центре соответствующей разрядной ПОЗИЦИИ, а каждому О - переход с нижнего уровня на верхний, также расположенный в центре разрядной позиции При передаче последовательности нулей или последовательности единиц используются добавочные переходы, рас положенные на границах соответствующих разрядных позиций. Интеграл по текущему значению времени от этого сигнала соответствует пилообразной функции (инверсная форма показана на фиг. 26), которая колеблется в положительной области при передаче единиц и в отрицательной области - при передаче нулей и обращается в ноль на границах тактов. Сигнал на выходе интегратора изменяется под воздействием сигнала 2а поступающего на шину 2 устройства, и сигнала 2в, поступающего по цепи обратной связи. Выбор параметров схемы производится так, чтобы установившееся значение составляющей этого сигнала, соответствующее сигналу обратной связи, и приращение составляющей, соответствующей входному кодовому сигналу, за время равное 1/ Т, где Т - длительность периода тактовой частоты, были равны по абсолютным значениям порогам срабатывания компараторов 7 и 8. Устройство работает следующим образом. В момент времени, соответствующий началу очередного такта, состояния триггера 3 (фиг. 2 г) и сигнала обратной связи (фиг. 2 в) соответствуют значению предыдущего разряда информации, а сигнал на выходе интегратора 1 ( фиг. 2,6 равен нулю. В течение такта этот сигнал достигает предельного отклонения от нулевого значения и вновь возвращается к нулю со знаком, соответствующим значению текущего разряда поступающей информации. При этом он выходит за пределы, определяемые уровнями срабатывания компараторов 7 и 8 (на фиг. 2,б )обозначены пунктиром), что приводит к формированию сигналов (фиг. 2,д, е) на их выходах. Благодаря объединению этих сигналов на элементе 5 И формируется последовательность выходных тактовых импульсов Сфиг. 2,ж). Эти же сигналы, воздействуя на входы триггера 3, устанавливают его в состояние, соответствующее значению текущего разряда информации Сфиг. 2,г), если это значение не совпадает со значением предыдущего разряда. Состояние триггера 3 передается на шину k и через формирователь 9 на второй вход интегратора 1. Таким образом к началу следующего такта исходное состояние устройства восстанавливается. При поступлении длинной последовательности единичных или нулевых раз рядов состояние триггера сохраняется неизменным, а сигнал обратной связи фиксирует на выходе интегратора средний уровень, относительно которого совершаются тактовые колебания его выходного сигнала. Значение этого уровня (в соответствии с указанными выше условиями выбора парччметров ) совпадают с уровнем срабатывания соответствующего компаратора. Это обеспечивает неограниченно долгое сохранение привязки к начальной фазе кодового сигнала. Первоначальная привязка к начальной фазе осуществляется автоматически при первой смене значений разрядных символов (01 или Iff).

Использование предлагаемого устройства позволяет существенно повысит помехозащищенность кодовой-/ линии связи.

формула изобретения

Демодулятор импульсного сигнала, модулированного методом расщепленной фазы, содержащий интегратор, первый вход которого соединен с шиной входного сигнала, триггер, выход которого соединен с шиной выходного информационного сигнала, элемент И, выход которого соединен с шиной выходного тактового сигнала, отличающийся тем, что, с целью

повышения помехозащищенности, в него введены два компаратора, источник полоухительного смещения, источник от рицательного смещения и формирователь уровней, причем выход интегратора соединен с инвертирующим входом первого компаратора и с неинвертирующим входом второго компаратора, выходы которых соединены с соответству0ющими входам/1 элемента И и триггера, выход которого через формирователь уровней соединен с вторым входом интегратора, неинвертирующий вход первого компаратора соединен через ис5точник положительного смещения с общей шиной, инвертирующий вход второго компаратора соединен через источник отрицательного смещения с общей шной.

0

Источники информации, принятые во внимание при экспертизе

1.Патент США If 3820031, кл. 328/119, 25i06.47.

2.Патент США № 3506923, ;кл. 329/10, И.Of.70.

5

д

L-TIl

;к

г LJ.

I

Риг.2