Устройство для управления реверсивным выпрямителем Советский патент 1982 года по МПК H02P13/24 

(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ РЕВЕРСИВНЫМ ВЫПРЯМИТЕЛЕМ

Л

Изобретение относится к электротехнике и предназначено для управления реверсивным выпрямителем, состоящим из параметрического источника тока и двух встречно-параллельно включенных вентильных комплектов.

Известно устройство управления, содержащее датчики выходных токов параметрического источника, обеспечивающее непрерывное протекание фазных токов источника через нагрузку либо через короткозамкнутый внутренний контур 1.

К недостаткам устройства относится наличие датчиков выходных токов параметрического источника. Их введение усложняет силовую схему, снижает надежность, усложняет осуществление пуска вентильного преобразователя.

Наиболее близким по технической сущности к изобретению является устройство для управления реверсивными вентильными преобразователями, построенное по многоканальной схеме и содержащее 2т каналов, каждый из которых состоит из последовательно включенных компаратора, конъюнктора и выходного формирователя 2J.

Однако подобное. устройство предаазначено для управления вентильным преобразователем, питающимся от источни:са напряжения, что сужает его функциональные возможности.

Целью нзобретения является расщирение функциональных возможностей устройства. Поставленная цель достигается тем, что устройство для управления реверсивным выпрямителем, состоящим из двух т-фазных мостов и параметрического источника тока,

10 содержащее два блока, каждый из которых состоит из 2т узлов, включающих последовательно соединенные компаратор, кокьюнктор и выходной формирователь, введены m датчиков анодных напряжений, датчик выход

15 ного напряжения, m вычитателей, два источника постоянного напряжения, два днзъюнктора. Два D-триггера, задатчик полярности тока с выходом V, задатчик нулевой паузы с выходом Z и два логических узла, реали20зующие фуикщ1и Cy+Z) и (V+Z) причем прямые входы одних m компараторов первого 1блока и инверсные входы одних hn компараторов второго блока связаны с соответствующими датчиками анодных напряжений, а те же входы второй половины компараторов связаны с соответствующими датчиками анодных напряжений через вычитатели, вторые входы которых связаны с датчиком вь(ходного напряжения, инверсные входы компаряторов первого блока связань с первым источником постоянного напряжения, а прямые входы компараторов вторюго блока - , с вторым источником постоянного напряжения Вь1ходы всех компараторов каждого блока связаны с входами соответствующего дизъюнк тора, выходы каждого дизъюнктора присоединены к тактовому входу соответствующего О-триггера выходы которых связаны с вторыми входами всех конъюнкторов соответствующих блоков. Задатчик полярности тока и задатчик нулевой паузы связаны с D-входа ми триггеров через логические узлы. На фиг. 1 приведена, структурная схема устройства; на фиг. 2 - схема силовой части. Для определенности фазность принята m 3. Датчики анодных напряжений 1 и датчик выходного напряжения 2 присоединены к вычитателям 3, выходы которых связаны с половиной компараторов первого блока 4 и с половиной компараторов второго блока. 5, входы другой половины компараторов связаны с датчиками анодных напряжений 1. Вторые входы всех компараторов 4 связаны с первым источником постоянного напряжения 6, вторые входы компараторов 5 со вторым источником постоянного напряжения 7. К выходам компараторов первого блока через конъюнкторы 8 подключены выходные формирователи 9. К выходам компараторов второго блока через конъюнкторы 10 подклю чены выходные формирователи 11. Выходы компараторов первого блока 4 связаны через дизъюнктор 12 с С-входом D-триггера 13, а выходы компараторов второго блока 5 связаны через дизъюнктор 14 с С-входом D-три гера 15, выходы обоих триггеров связаны с конъюнкторами обоих блоков. Задатчик поля ности тока 16 и задатчик нулевой паузы 17 через логические узлы 18 и 19 связаны с D-входами триггеров 13 и 15. Схема силовой части устройства (фиг. 2) включает параметр ческий т-фазный источник тока 20 и два вентильных моста: первый (вентили 21-26) и второй (вентили 27-32), работающие на нагрузку 33. Устройство работает следующим образом. При положительной полярности тока V 1 и отсутствии нулевой паузы Z О должны в 1шклическом порядке включаться вентили 21-26, между включениями вентилей не долж но быть пауз, т.е. вентили включаются сразу при появлении положительного напряжения на их анодах. Напряжение на вентилях 21-23 фиксируется датчиками анодных напряжений 1, анодные .напряжения на вентилях 24-26 определяются как разность выходного напряжения (сигнал датчика 2) и сигнала датчиков 1, разность определяется вычитателями 3. Таким образом на компараторы 4 и 5 поступает сигнал, соответствующий величине анодного напряжения соответствующего вентиля. Если этот сигнал превыщает некоторое напряжение задаваемой источником постоянного напряжения 6 (для второго комплекта вентилей 7), то компараторы срабатывают и через конъюнкторы 8 (для второго комплекта 10) передают управляющий импульс на выходные формирователи 9 (для второго комплекга 11). При V 1, Z О единичный сигнал только на выходе Ь-триггера 13, на выходе D-триггера 14 нулевой сигнал, конъюнкторы 10 заперты и на выходные, формирователи 11 управляющие импульсы не поступают. При выходе D-триггера 13 нулевой сигнал, конъюикторы 8 закрыты. На выходе D-триггера 15 единичный сигнал, управляющие импульсы с компараторов 5 поступают на выходные формирователи II, работают вентили второго комплекта (27-32). При Z 1 в нагрузке - нулевая пауза тока, токи параметрического источника тока 20 замыкаются через внутренний контур, образованный вентилями обоих комплектов. При зтом единичные сигналы формируются на выходах обоих D-триггеров (13 и 15), открыты конъюнкторы 8 и 10, управляющие импульсы формируются на выходные формирователи обоих комплектов. При включении вентиля, его анодное напряжение уменьшается, соответствующий компаратор возвращается в исходное состояние, сигнал с выходного формирователя снимается, таким образом автоматически устанавливается длительность импульсов на управляющие злектроды минимально необходимая .для включения вентиля. Нами рассмотрено функционирование устройства управления в длительно повторяющихся режимах. При переходе из одного режима в другой для обеспечения оптимального протекания процессов в параметрическом источнике 20 необходимо производить коммутации токовых цепей только при спаде тока данной фазы к нулю. При спаде тока данной фазы к нулю ток должен перейти на второй вентиль данной фазы (например, с вентиля 21 на вентиль 24), при зтом на вентиле 24 появляется положительное анодное напряжение, его появление через компаратор 4 и дизъюнктор 12 передается на тактирую59

щий вход, (С-вход) D-триггера 13, который может изменить свое состояние в соответствии с сигналом на его входе. Наличие дизъюнктора 12 позволяет подавать на вход триггера 13 информацию о смене знака тока в каждой фазе, именно эти моменты времени синхронизируют работу триггера: изменение его состояния синхронизировано с моментами перехода фазовых . токов параметрического источника через ноль. Выходной импульс D-триггера 13 разрешает или блокирует подачу управляющих импульсов на очередные вентили первого комплекта (вентили 21-26). Аналогично работает D-триггер 15 во втором блоке. ,

Таким образом, данное изобретение позволет осуществлять управление вентильными преобразователями, содержащими параметрический источник тока.

Формула изобретения

Устройство для управления реверсивным выпрямителем, состоящим из двух т-фазных мостов и параметрического источника тока, содержащее два блока, каждый из которых состоит из 2т узлов, включающих последовательно соединенные компаратор, конъюнктор и выходной формирователь, о тличающееся тем, что, с целью расширения функциональных возможностей, оно снабжено m датчиками анодных напряжений, датчиком выходного напряжения, m вычитателями, двумя источниками постоянного напряжения, двумя дизъюнкторами, двумя О-триггерами, задатчиком полярности тока с выходом V, задатчиком нулевой паузы с выходом Z и двумя логическими узлами, реализующими функциями (V + Z) и (V + Z), причем прямые входы одних m компараторов первого блока и инверсные входы одних m компараторов второго блока соединены с соответствующими датчиками анодных напряжений, прямые входы других т- компараторов первого блока и инверсные входы других m компараторов второго блока соединены с соответствующими датчиками анодных напряжений через первые входы вычитателей, вторые входы которых соединены с датчиком выходного напряжения, инверсные входы компараторов первого блока соединены, с первым источником постоянного напряжения, прямые входы компараторов второго блока соединены с вторым источником постоянного напряжения, выходы всех компараторов каждого блока соединены с входами соответствующего дизъюнктора, выход каждого дизъюнктора подключен к тактовому входу соответствующего D-триггера, выход каждого триггера соединен с вторыми входми конъюнкторов соответствующего блока, задатчик полярности тока и задатчик нулевой паузы связаны с D-входами триггеров через логические узлы.

Источники информации, принятые во внимание при экспертизе

Фаг.1

Фиг. 2