Устройство для селекции изображений объектов Советский патент 1982 года по МПК G06K9/46 

1

Изобретение относится к автоматике и может быть использовано в системах.автоматического анализа плоских изображений в биологии, металлографии и микроэлектронике, в частности, для контроля фотошаблонов кристаллов ИС, печатных плат и т.п. по внешнему виду.

По основному авт. св. N 911569 известно устройство для селекции изображений объектов, содержацее первый элемент задержки, соединенныйс блоком сканирования, с одним входом первого элементе И, другой вход которого подключен к блоку сканирования, и с одним входом второго элемента и, счетчик, соединенный с первым элементом И и с элементом ИЛИ, один вход которого подключен к первому элементу задержки, детектор замкнутых oблacfeй, входы которого объединены с элементами И и с первым элементом задержки, а выход

подключен к элементу ИЛИ, и второй (Элемент задержки, подключенный ко второму элементу И и к первому элементу задержки. Детектор замкнутых областей состоит из селектсч)а, соединенного с блоком управления и с элементами ИЛИ-НЕ, счетчика, подключенного к третьему элементу ИЛИНЕ, входы которого соединены с перto вым и вторым элементами ИЛИ-НЕ, и последовательно соединенных первого коммутатора, входы которого подключены к блоку управления, первого регистра сдвига, выход которого

15 подключен к первому коммутатору и к первому элементу сравнения, выход которого подключен к первому коммутатору, второго регистра сдвига, подключенного к блоку управления, к

20 первому и второму элементам сравнесоответствующим, элементам И, другие входы которых подключены к блоку управления, третьего регистра сдвига , подключенного к блоку управления ко второму и третьему элементам срав нения и-к первому коммутатору, второго коммутатора, подключенного к счетчику, к блоку управления, к третьему элементу сравнения и к соответ ствующему элементу И, и четвертого регистра сдвига, подключенного к первому и второму коммутаторам и к третьему элементу сравнения 1. Данное устройство позволяет с высокой точностью производить автоматический счет числа объектов, однако часто возникает нербходимость выделить из всей совокупности исследуемых объектов только некоторые, заранее заданные, с высокой надежностью. Цель изобретения - повышение надежности устройства при селекции заранее заданных изображений объектов, Поставленная цель достигается тем, что в устройство введены последовательно соединенные блок памяти, входы которого подключены к счетчику, к соответствующему элементу И группы, к первому блоку селекЦии, ко второму и третьему регистрам сдви га, и второй блок селекции, другие входы которого соединены с соответствующими элементами И и элементами задержки На фиг о 1 показана структурная сх ма устройства для селекции изображеНИИ объектов на фиг. 2 - детектор замкнутых областей J на фиг„ 3 и примеры реализации блока памяти и второго блока селекции соответственн Предлагаемое устройство (фиг. 1) содержит сканирующий блок 1, два элемента задержки 2 и 3, два элемента И и 5, детектор замкнутых областей 6, элемент ИЛИ 7 и счетчик 8 причем выход сканирующего блока 1 со динен с входом первого элемента задержки 2 и. первым входом первого эле мента И j, выход которого соединен с вычитающим входом счетчика 8, вы ход первого элемента задержки 2 соединен с входом второго элемента задержки 3, первым входом детектора замкнутых областей 6, первым входом элемента ИЛИ 7 вторым входом первого элемента И и первым эходом второго элемента И 5 второй вхо KOTdporo соединен с выходом второго элемента задержки 3 второй, третий И четвертый входы детектора 3 замкнутых областей 6 соединены с выходами элементов И i и 5 и второго элемента задержки 3 соответственно, а выход - со вторым входом элемента ИЛИ 7, выход которого соединен с суммирующим входом счетчика 8, где производится счет объектов. Детектор замкнутых областей 6 (фиг о 2) содержит первый блок 9 селекции, элементы ИЛИ-НЕ 10, 11 И 12, двоичный счетчик 13, блоки коммутации, регистры ISIS сдвига, блок 19 управления, элементы сравнения 20, 21 и 22, элементы И 23, 2 и 25 группы, блок 26 памяти и второй блок 27 селекции„ Блок 2б памяти (фиг, 3) содержит один трехвходовой элемент ИЛИ 28, формирователь импульсов 29, дешифратор 30, один четырехвходовой элемент ИЛИ 31, один двухвходовой элемент И 32, два двухвходовых элемента ИЛИ 33 шифратор 3, селекторы мультиплексоры 35, запоминающий узел 36 и двухвходовой элемент И 37. Второй блок селекции 27 (фиг. k) содержит двухвходовые элементы И , двухвходовые элементы ИЛИ- 46-30, формирователь импульсов 51, счетный триггер 52, счетчики 53 и 5 и запоминающие узлы 55 и 56. Входы 57, 58 и 59 первого блока 9 ,и вход 60 второго блока 27 являются входами детектора замкнутых областей 6 и соединены с выходами двух элементов И и 5 и с выходом элемента задержки 2 соответственно, кроме этого, вход 58 первого блока 9 соединен со вторым входом второго блока 27, первый, второй и третий выходы первого блока 9 соединены с соответствующими входами блока 19, первым входом элемента ИЛИ-НЕ 12, входа, ми элементов ИЛИ-НЕ 10 и 11 и первыми тремя управляющими входами блока 26j выходы элементов ИЛИ-НЕ 10 и 11, соединены со вторым и третьим входами элемента ИЛИ-НЕ 12, выход которого соединен с тактовым входом счетчика 1}, на вход установки нуля которого подаются кадровые гасящие импульсы (КГИ), выходы первого регистра 15 поразрядно соединены со входами второго регистра 16, с первым информационным входом одного блока 1, первыми входами элемента сравнения 20. Выходы второго регистра 16 поразрядно соединены со вторыми входа ми первого элемента сравнения 20, с первыми входами второго элемента сравнения 21, с первыми ин(:10рмационными входами другого блока 1 и блока 26, со входом третьего регист ра 17| выходы которого поразрядно соединены с первыми входами третье го элемента сравнения 22, со вторыми ,информационными входами блоков 14 и блока 26, выходы одного из бло ков 14 поразрядно соединены со входами четвертого регистра 18, выходы которого соединены со вторыми входа ми третьего элемента сравнения 22 и со входами блоков 1, четвертый информационный вход одного блока соединен с выходом счетчика 13 и тр тьим входом блока 2б, Выход первого элемента сравнения 20 соединен с первым управляющим входом одного блока k коммутации, выходы второго элемента сравнения 21 соединены с первыми входами элементов И 23, 2 и 25, выход первого элемента И 2 соединен со вторым управляющим входом одного блока 14 и четвертым вхо дом блока 19, на пятый вход которого подаются строчные гасящие импуль сы (СГИ), выход второго элемента И 2 является выходом детектора зам кнутых областей 6, выход третьего элемента И 25 соединен с первым управляющим входом другого блока 14 и четвертым управляющим входом блок 26, выход третьего элемента сравнения 22 соединен со вторым управляющим входом другого блока 14. Первый и второй выходы блока 19 соединены с третьим и четвертым управляюи ит входами одного блока Н, на пятый управлякнций вход которого подаются СГИ, а на первый тактовый вход подаются импульсы тактовой частоты. Третий выход блока 19 соединен со вторым тактовым входом одного блока It, четвертый выход - с тaкtoaым входом второго регистра 16, пятый выход - со вторыми входами элементов И 23, 2А и 25, шестой выход с тактовым входом третьего регистра 17 седьмой, восьмой, девятый выходы - с третьим, четвертым и пятым управля)6щими входами другого блока I, на первый тактовый вход которого подаются импульсы тактовой частоты, а второй тактовый вход соедииен с десятым выходом блока 19 Так товый вход первого регистра 15 соединен с выходом одного блока 1, а тактовый вход четвертого регистра 18 - с выходом другого блока Ш. Четвертый информационный 61 и пятый управляющий 62 входы блока 26 являются внешними входами, а выходы блока 26 соединены с третьим и четвертым входами второго блока 27, на остальные входы которого подаются СГИ, КГИ и импулйсы тактовой частоты. Устройство работает следующим образомБлок 26 памяти (фиг. 3) имеет селекторы - мультиплексоры, выходы которых соединены с адресными входами запоминающего узла 36, с помощью которых по импульсам на управляющих входах блока 26 производится коммутация адресных входов узла 36 с определенным информационным входом. По импульсу на управляющем входе 62 производится запись логической единицы в те ячейки запоминающего узла 36, адреса которых равны двоичным кодам чисел, поступившим с информа ционного входа 61. На информационный вход 61 поступают двоичные коды рабочих номеров тех пересечений, которые в дальнейшем нужно будет вы делить Таким образом, при поступлении импульсов на управляющий вход б1 производится запись в запоминающий узел Зб рабочих номеров тех объектов, которые необходимо будет выделить. При поступлении на управляющие входы блока 26, соединенные с выходами первого- блока 9 кодов признаков П1, П2, ПЗ, П4 и П5 происходит считывание информации из запоминающего узла 36, причем при появлении признака П1 адресные входы соединяются с выходом двоичного счетчика 13 признаков П1, появлении признаков П2, ПЗ, П и П5 адресные входы соединяются с выходом третьего регистра 17. При совпадении рабочих номеров на соответствующих информационных входах блока 26 и записанных в запоминающий узел 36 на выходе последнего появляется импульс логической единицы, который, проходя через элемент И 37, поступает на вход второго блока 27. Элемент И 37 стробируется импульсами, вырабатываемыми формирователем импульсов 29 (он формирует импульсы положительной полярности по переднему фронту входного импульса).

В ходе обработки информации может происходить смена рабочих номеров, присвоенных пересечениям. Ее ли сменился рабочий номер,записанный в запоминающем узле 36, то по импульсу с выхода элемента И 25 происходит запись логической единиц в ту ячейку запоминакмцего узла Зб, адрес которой равен новому рабочему номеру.

Второй блок 27 имеет два запсжинаюадих узла 55 и 56 (фиг. 4). каждое из которых работает либо в режиме записи, либо в режиме считывания, а их адресными.входами управляют двоичные счетчики 53 и 5. Режимом работы запоминающих узлов 55 и 56 управляет счетный триггер 52, который меняет свое состояние с приходом СГИ. Допустим, что счетный триггер 52 находится в.нулевом состоянии, тогда один из запоминающих узлов 56 работает в ренсиме записи. На тактовый вход счетчика 5, управляющегоего адресными входами, через элемент ИЛИ 7, элемент И Ц2 и элемент ИШ 49 поступают импульсы пересечений с соответствующей строки (вход 58 блока выделения замкнутых областей 6). Если на счет чик поступает импульс пересечения, который необходимо выделить, то э запоминающий узел 5б по сигналу с формирователя импульсов 23 блока

26памяти, поступающего через элемент И на вход запоминающего узла 5б, записывается логическая единица, которая поступает на вход запоминающего узла 56 с элемента И 37 блока 26. Если на счетчик ч поступает импульс пересечения, который не надо выделять, то в запоминающий

узел 56 по соответствующему адресу записывается логический нуль.

При поступлении на второй блок

27селекции импульса СГИ счетчики

53 и 5 переходят в исходное состояние, а счетный триггер 52 меняет св состояние на противоположное. В это случае в режиме записи работает ана логично описанному другой запоминающий узел 55. Запоминающий узел 56 работает в режиме считывания. На

тактовый вход счетчика 5, упрааляющего его адресными входами, через элемент ИЛИ kd, элемент И 4l и элемент ИЛИ 9 поступают импульсы пересечений ( вход 60 блока выделения замкнутых областей 6. При поступлении импульса пересечения, который необходимо выделить, на выходе запоминающего узла 56 появляется импульс логической единицы, который, проходя через элемент ИЛИ 50, поступает на вход элемента И Л5,и открывает его, пропуская тем самым на выход второго блока 27 соответствующий импульс пересечения. Таким образом на выход элемента И поступают только те импульсы пересечений, которые необходимо выделить.

При поступлении на входы элемента И 38 КГИ второй блок 27 приводится в исходное полсжение. Формирователь импульсов 51t который формирует импульсы положительной полярности по заднему фронту СГИ, служит для приведения в соответствие информации, записанной в соответствующем запсжинающем узле 55 56, с импульсами пересечений.

Введение новых узлов позволяет существенно повысить надежность устройства по селекции заранее заданных изображений.

Формула изобретения

Устройство для селекции изображений объектов по авт, св. W 911569, отличающееся тем, что, с целью повьшения надежности, оно содержит последовательно соединенные блок памяти, входы которого подключены к счетчику, к соответствующему элементу И группы, к первому блоку селекции, ко второму и третьему регистрам сдвига, и второй блок селекции, другие входы которого соединены с соответствуюи ми элементами И и элементами задержки.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР W 911569, кл. г, 06 К 9/«6, 12.08.80.

Ч

X

I ч

/ZPE

TL.

у ч /р

/ V у ч /P/I

х

Т