Цифровой измеритель отрицательных приращений аналогового сигнала Советский патент 1983 года по МПК H03K13/02 G01R13/02 

импульсов подключен к входу синхронизации преобразователя напряжения во временной интервал, через первый ключ подключен к первому входу реверсивного счетчика, через второй ключ - к первому входу перестраиваемого делителя частоты, второй вход которого подключен к выходу реверсивного счетчика, второй вход которого подключен к выходу перестраиваемого делителя частоты, управляющий вход которого подключен к третьему выходу блока управления, первый выход которого подключен к управляющему входу второго ключа, при этом первый вход блока управления подключен к выходу преобразователя напряжения во временной интервал, вход которого подключен к входной шине и второму входу блока управления.

На чертеже представлена блок-схема цифрового измерителя отрицательных . приращений аналогового сигнала.

Цифровой измеритель содержит генератор 1 импульсов, первый 2 и второй 3 ключи, преобразователь 4 напряжения во временной интервал, блок 5 индикации, реверсивный счетчик 6, блок 7 управления, перестраиваемый делитель 8 частоты.

Устройство работает следующим образом.

в исходном состоянии работает генератор 1, разомкнуты ключи 2 и 3, обнулены с помощью блока 7 управления реверсивнцй счетчик б и делитель 8, преобразователь 4 подготовлен к началу преобразования. После подачи на вход преобразователя 4 исходного значения контролируемого аналогового сигнала и блок 7 управления замыкает ключ 2 и подает команду на разрешение преобразования в преобразователь 4, при этом преобразование начинается с появлением импульса с генератор.а 1,выполняющего роль синхронизации. Преобразователь 4 преобразовывает входной аналоговый сигнал Uy во временной интервал -(т.е. в импульс длительность которого пропорциональна величине преобразуемого аналогового сигнала). Одновременно импульсы с генератора 1 через открытый ключ 2 поступают на реверсивный счетчик б, который собран по стандартной схеме двоично-десятичного счетчика и имеет коэффициент деления, кратный 10, например 100. Поэтому на управляющий вход перестраиваемого делителя 8 частоты поступает каждый сотый импульс из тех,которые проходят через ключ 2 .После окончания преобразования в преобразователе 4 блок 7 управления размыкает ключ 2 .Число импульсов М,прошедших через ключ 2 за время преобразования,оказывается пропорциональным сигналу U.Число импульсов N .прошедших через реверсивны

счетчик б на вход перестраиваемого делителя В,определяется как

N 100

Подготовка к следующему опросу сигнала U состоит в установлении блоком 7 управления исходного состояния преобразователя 4 и обнулении реверсивного счетчика 6 (что при указанном выше его построении соответствует записи в него числа 100).

Следующий опрос производится после установления на входе преобразова теля 4 нового, уменьшенного значения сигнала Uj, и осуществляется аналогично предыдущему с той лишь разницей, что вместо ключа 2 открывается ключ 3 и импульсы поступают на второй вход перестраиваемого делителя 8. Причем коэффициент деления делителя 8 равен числу N, записанному по его управляющему входу на предыдущем опросе. Поэтому каждый N-й импульс, прошедший через ключ 3, поступает по входу вычитания на реверсивный счетчик 6. Этот процесс продолжается в течение всего, времени второго преобразования сигнала Uy. Если через М2 обозначить число импульсов, прошедших через,ключ 3, и, следова-. тельно, пропорциональное, второму значению УХ, то справедливо равенство

R N

где R - число импульсов, поступивших на вход вычитания реверсивного счетчика б.

Таким образом, после двух опросов сигнала U)( в реверсивном счетчике б оказывается записанным число 100-R.

Относительное приращение двух измеренных значений сигнала U равно

IQO-N-R

b.. -100 MI .

(IOO-R)-% ,

т.е. результат вычитания, полученный в реверсивном счетчике, численно равен относительному приращению контролируемого сигнала.

При необходимости можно повысить разрядность схемы, что позволит производить измерения с точностью до десятых, сотых и т.д. долей процента.

Все элементы схемы выполняются на стандартной элементной базе интегральных микросхем. Перестраиваемый делитель частоты может быть выполнен например, на основе двух счетчиков, в первом из которых запоминается число и переписывается в параллельно коде во второй счетчик при каждом обнулении последнего. Причем управляющим входом делителя является в данном случае прямой вход первого счетчика, а основным входом делителя - инверсный вход второго счетчика. Отсутствие схемы запоминания анало1Х)Вого уровня, ручных расчетов и нестандартных элементов позволяет повысить точность измерителя.

Формула изобретения

Цифровой измеритель отрицательных приращений аналогового сигнала, содержащий генератор импульсов,, первый ключ, блок управления, первый и второй выходы которого подключены соответственно к управляющим входам первого ключа и реверсивного счетчика, выход последнего подключен к блоку индикации, отличающийся тем, что,-с целью повышения точности, в него введены второй ключ, преобразователь напряжения во временной интервал и перестраиваемый делитель частоты, причем выход генератора импульсоЁ подключен к входу синхронизации преобразователя напряжения во

временной интервал, через- первый ключ подключен к первому входу реверсивного счетчика, через второй ключ - к первому входу перестраиваемого делителя частоты, второй вход которого подключен к выходу реверсивного счетчика, второй вход которого подключен к выходу перестраиваемого делителя . частоты, управляющий вход которого подключен к третьему выходу блока уп0равления, первый выход которого подключен к управляющему входу второго ключа, при этом первый вход блока управления подключен к выходу преобразователя напряжения во временной ин5 тервал, вход которого подключен к входной шине и второму входу блока управления.

Источники информации, принятые во внимание при экспертизе

0

1.Авторское свидетельство СССР №219009, кл. G 01 R 13/02, 27.02.67.

2.Авторское свидетельство СССР по заявке №2801099, кл. Н 03 К 13/02. 23.07.79.