Устройство фазовой синхронизации Советский патент 1983 года по МПК H04L7/02 

. Изобретение относится к технике электросвязи и может быть использовано в системах фазовой синхронизации для устройств передачи дискретной информации. lisBecTHH цифровые системы фазовой синхронизации, в которых исполь я цифровые отсчеты от аналого-цифро го преобразователя, находящегося до петли системы синхронизации 1. Указанные устройства отличаю.тся сложностью, поскольку в состав их входят функциональные преобразователи реализация которых требует большого объема электронной памяти, Известно устройство фазовой синхро низации, содержащее последовательно соединенные фазовый детектор, дискре ный усредняющий блок, блок добавлени исключения импульсов и счетчик, а та же генератор опорной частоты, выход которого подключен к входам счетных импульсов фазового детектора и блока добавления-исключения имульсов, а также делитель частоты 12. Недостатком этого устройства фазовой синхронизации является его ограниченный частотный диапазон. Цель изобретения - расширение час тотного рабочего диапазона. Для достижения указанной цели в устройство фазовой синхронизации, содержащее последовательно соединенные фазовый детектор, дискретный усредняющий блок, блок добавления-исключения импульсов и счетчик , а также генератор опорной частоты, выход которого подключен к входам счетных импульсов фазового детектора и блока добавления-исключения импульсов и делитель частоты, вв;едены формирователь импульсов, элементы задержки, элемент ИЛИ и последовательно соединенные дополнительный счетчик/; блок перезаписи кодов, запоминающий регистр и блок совпадения кодов, причем сигнальный вход фазового детектора объединен с входом формирователя импульсов, выход которого через делитель частоты подключен к входу перезаписи эгапоминающего регистра, к первому входу элемента ИЛИ и к входу первого элемента задержки, выход которого подключен к управляющему входу блока перезаписи кодов непосредственно и через второй элемент задержки к входу сброс дополнительного счетчи ка, к счетному входу которого подключен выход генератора опорной частоты, выходы счетчика подключены к соответствугацим входам блока совпадений кодов/ выход которого подключен к опор ному входу фазового детектора непосредственно и. через элемент ИЛИ к вхо ду сброс счетчика. На чертеже изображена структурная электрическая схема предлагаемого ус ройства. Устройство фазовой синхронизации содержит фазовый детектор 1, дискрет ный усредняющий блок 2, блок 3 добав ления-исключения импульсов, счетчик Элемент ИЛИ 5,блок 6 совпадения кодо запоминающий регистр 7,элементы 8 и задержки, блок 10 перезаписи кодов, формирователь 11 импульсов, генератор 12 опорной частоты, дополнительный счетчик 13, делитель 14 частоты. Устройство фазовой синзфонизации работает следующим образом. Вхождению устройства данного в ре жим работьа подстройки частоты предшествует предварительный цикл. Дли-, тельность этого цикла tj, формируется с помощью делителя 14 частоты, приведенного перед началомраЬоты, в нулевое состояние. На вход делителя ча тоты 14 поступают короткие импульсы с форьшрователя 11, синхронные с переходами через ноль сигнала (t}. . При этом А т г exi о С-Ггде тд -коэффициент деления делителя частоты 14. 1 . вХ --переход входного сигнала. В течение этого времени импульсы с выхода генератора 12 поступают на дополнительного вход счетчика 13, в результате чего в последнем накаплив ется число N, -r;,€o, где fn - частота генератора 12 опорной частоты. По Окончании интервала времени Т т.е. в момент переполнения делителя 14 частоты, его выходным импульсом осуществляется установка в нулевое с стояние запоминающего регистра 7 и счетчика 4 через элемент ИЛИ 5, а спустя время задержки tfg,, обеспе чиваемое элементами 8 и 9 соответственно ( Т + Са перепись в заптинающий perrtcit 7 числа Ы, иакоп ленного в старших разрядах дополнительного счетчика 13 и сброс ,этого счетчика. Число Ы -R- г t Тд р . (1.) где. h число отбрасываемых (неисполы зу.емых}разрядов дополнительного счет чика 13, пропорционально среднему (свободному от влияния Наложенных на сигнал lavMosi значению периода входнего сигнала Это число используется для формирования выходной частоты устройства фазовой синхронизации, осуществляемого следующим образом. Импульсы с.выхода генератора 12, проХОДЯ через блок 3 добавления-исключения импульсов, поступают на вход счетчика 4. В момент равенства чисел в этом счетчике и запоминающем регистре 7 срабатывает блок 6 совпадения кодов и выдает импульс, устанавливаквдий в ноль счетчик 4. Последний вновь начинает заполняться импульсами генератора 12, снова с рабатывает блок 6 совпадения кодов и т.д., т.е. процесс повторяется. Период следования выход-ных импульсов блока б совпадения кодов . N вых f откуда/ -с учетом 1 имеем вых ъг. ср Таким образом, частота выходного сигнала предлагаемого устройства равна частоте Oex(t) Начальная фаза формируемого таким образом сигнала корректируется с помощью фазового детектора 1, дискретного усредняющего блока 2, блока 3 добавления-исключения импульсов путем добавления (исключения) импульсов (в зависимости от определяемого фазо. вым детектором 1 знака рассогласования фаз ) и Um,(-t) в последовательности выходных импульсов генератора 12, поступающих на счетчик 4. По окончании предварительного цикла дополнительным счетчиком 13 начинается измерение нового среднего значения периода входного сигнала, которое осуществляется аналогично в течение т полупериодов Ugw (.t), выходным импульсом делителя 14 частоты вновь производится подготовка (сброс) запоминающего регистра 7 и перепись в него нового числа. Этот процесс периодически повторяется. Тем сакым в устройстве осуществляется дискретное слежение за входного сигнала Uex результате чего создаются более благоприятные условия для работы схемы корректировки начальной фазы. Благодаря отсутствию в устройстве при форкгаровании выходного сигнала линейного преобразования кода в частоту, удается избежать неравномерности следования выходных импульсов синтезатора дискретных частот (в предлагаемом варианте эту роль выполняют счетчики 4 и 13, запоминаиощий регистр 7, блок 6 совпадения кодов и блок 10 передаписи кодов. Импульсы на выходе блока б совпадения кодов имеют равномернук расстановку во времени (следуют с периодом fgx ср ). В связи с этим отсутствует необходимость деления выходной частоты синтезатора дискретных частот (последняя оказывается равной выходной частоте схемы или частоте входного сигнала). Таким образом, при использовании той же элементной базы, что и в известном устройстве становится возможным увеличение верхней границы частотного диапазона предлагаемого устройства. Формула изобретения Устройство фазовой синхронизации, содержащее последовательно соединенные фазовый детектор, дискретный усредняющий блок, блок добавления-искл чения импульсов и счетчик, а также генератор опорной частоты, выход которого подключён к входам счетных им пульсов фазового детектора и блока добавления-исключения импульсов и де литель Частоты, о т л и ч а н) щ е ёся тет4, что, с целью расширения час тотного рабочего диапазона, в него введены формирователь импульсов, ЭЛ13 менты задержки, элемент ИЛИ и последовательно соединенные дополнитёльнал счетчик, блок пёрезашиси кодов, дганр|Минаю1ций регистр и блок сов1щдания кодов, причем сигнальный вход фазового детектора объединен с входом формирователя импульсов,, выход которого через дели,тель частоты подключен к входу перезаписи запоминающего регистра, к первому входу элемента ИЛИ и к входу первого элемента задержки, выход которого подключен к управляющему.входу блока перезаписи кодов непосредственно и через второй элемент задержки к входу сброс дополнительного счетчика, к счетному входу которого подключен выход генератора опорной частоты, выходы счетчика подключены к соответствукйцим входам блока совпадения кодов, шлсбд которого подключен к опорнснлу входу фазового детектора непосредственно и через злалент ИЛИ к входу сброс счетчика, Источники информации/ принятые во внимание при экспертизе 1. Жодзишский М.И. Цифровые систеMt3 фазовой синхронизации.- Радиотехника и электроника,1979,т.24, 9, с. 1786. 2. Жодзишский М.И. и др. Расчетные модели.цифровых систем ФАП. -Известия вуздв СССР, Радиоэлектроника. 1976, т. 19, 3, с. 43 (прототип).

VfyM

t/gtiffi)

//

/4

г J

i) t

. n I

fj