Цифровое устройство фазовой синхронизации Советский патент 1986 года по МПК H04L7/02 

пульс. Этот импульс через элемент задержки 5 поступает на ключи 7 и 8 и проходит на соответствующие входы PC 10 и усредняющего блока 9 через тот ключ, который открыт. Управляющий сигнал, зависящий от знака суммы в НС 4, поступает на ключ 7 непосредственно, а на ключ 8 - через инвертор 6.

1 ,

Изобретение относится к технике электросвязи и может быть использовано при создании систем фазовой синхронизации в устройствах передачи дискретной информации.

Цель изобретения - повышение помехоустойчивости.

На чертеже представлена структурная электрическая схема цифрового устройства фазовой синхронизации.

Цифровое устройство фазрвой синхронизации содержит аналого-цифровой преобразователь 1 (АЦП), цифровой фазовый дискриминатор 2, пороговый блок 3, накопительный сумматор 4, элемент задержки 5, инвертор 6, первый и второй ключи 7 и В, усредняющи блок 9, первый реверсивный счетчик 10, сумматор 11, функциональный преобразователь 12, блок 13 контроля второй реверсивный счетчик 14, генератор 15 тактовых импульсовj блок 16 управления, блок 17 переписи кода, блок 18 задания начального кода.

В функциональном преобразовате- ле 12, представляющем собой постоянное запоминакнцее устройство, записаны коды дискретизированных отсчетов гармонического колебания. Задача синхронизации сводится к определению в тактовый момент времени адреса нужного отсчета, т.е. отсчета гармони- ческого колебания, равного значению когерентного с задающим. Поскольку частота f тактовых импульсов генера тора 15 тактовых импульсов и номинальная частота f задающего колебания заранее известны, то, пользуясь соотнощением периодов этих частот

lr,

И зная число N дискретизированных

В результате PC 10 корректирует адрес отсчета. При постоянном знаке фазового рассогласовання импульс пер еполне- ния с усредняющего блока 9 поступает на PC 14, тем самым изменяя шаг номинального приращения. Это эквивалентно изменению частоты подстраиваемого колебания. 1 ил.

(1)

отсчетов, записанных в функциональном преобразователе 12 и составляющих полный период Т гармонического колебания, можно вычислить номинальное приращение адреса N, нужного отсчета функционального преобразователя 12, возникающее в каядом такте:

Т«. I X U I

NrT N -f-N,. IM , r

Таким образом, адрес 2др,,Дг требуе- мого отсчета в г-й тактовый момент времени может быть вычислен как

еь.М в«Д- (,

где адрес предществующего отсчета, т.е. отсчета, появляющегося в (г-1)-й тактовый момент времени, знак {... (mod N )означает, что сложение в фигурных скобках производится по модулю N 2.

-

Отмеченное обстоятельство положено в основу работы предложенного устройства. Определенные с помощью выражений (1) и (2) значения N, и Чвы Н ® учитывают имеющий место в реальных условиях сдвиг фазы и уход частоты задающего колебания -от его номинального значения f, принятого в формуле (1). Отслеживание этих факторов производится с помощью системы фазовой автоподстройки.

Цифровое устройство фазовой синхронизации работает следующим образом.

Входной сигнал дискретизируется и преобразуется в цифровой код посредством АЦП 1. С помощью цифрового фазового дискриминатора 2 осуществляется сопоставление фаз задающего и вырабатьгоаемого схемой колебаний и в

J

зависимости от их соотношения вырабатывается сигнал фазового рассогласования, представленный в виде кода Zg r j . Отсчеты формируемого схемой колебания снимаются с функционального преобразователя кода фазы в коды мгновенных значений выходного сигнала функционального преобразователя 12, предетавлякяиего собой постоянное запоминающее устройство с записанной в него таблицей значений- синуса или косинуса. При этом адресом нужного значения выходного сигнала, определяющим фазу вырабатываемого схемой колебания, является код, зафиксированный в первом реверсивном счетчике 10. Формирование этого кода производится следукицим образом. В блоке 18 задания начального кода хранится код номинального приращения адреса N, нужного отсчета функционалного преобразователя 12, вычисленный с помощью формулы (1). При включении

аппаратуры по команде с блока 16 управления через блок 17 переписи кода производится запись этого кода во второй реверсивный счетчик 14. В каждом такте работы блока, т.е. с приходом каждого тактового импульса с выхода генератора 15 тактовых импульсов , происходит перепись в первый pie- версивный счетчик 10 результата сложения по модулю Nj числа, зафиксированного ранее в первом реверсивном счетчике 10, с соцержимым второго реверсивного счетчика 14, т.е. реализуется алгоритм, предписываемый формулой (2). Число в первом реверсивном счетчике 10, как отмечалось вьнпе, является адресом снимаемого с функционального преобразователя 12 цифрового отсчета выходного сигнала устройства синхронизации и подаваемого на цифровой фазовый дискриминатор 2. В зависимости от соотношения фаз задающего и вырабатьшаемого схемой колебания Нормируемый посредством цифрового фа зового дискриминатора 2 код фазового рассогласования Z г может иметь различные знак и значение. В каждом такте этот код поступает на накопительный сумматор 4, где складывается с содержимым этого накопительного сумматора. При наличии постоянного фазового рассогласования число Z г в преобладающем больщинстве случаев имеет один и тот же знак. Поэтому по истечении нескольких тактов сумма.

25034

накопленная в накопительном сумматоре 4, превысит порог срабатывания порогового блока 3 и последний пылает один импульс. В зависимости от 5 знака накопленной в накопительном сумматоре 4 сумыьг благодаря наличию инвертора 6 открывается из ключей 7 или 8. В результате импульс с порогового блока 3, пройдя через

10 элемент задержки 5 и через открытый ключ 7 или 8, поступает на счетный вход сложения или вычитания первого реверсивного счетчика 10 и тем самз1м коррегктирует на один шаг фазу выход15 ного сигнала схемы (изменяет на единицу адрес отсчета, снимаемого с функционального преобразователя 12. Таким образом, в предложенном устройстве реализуется пропорциональная

20 петля регулирования. Элемент задержки 5 нужет для того, чтобы исключить возможность сбоев первого реверсивного счетчика 10, связанных с одновременным поступлением импульса на

25 его счетньй вход сложения и вычитания и переписью параллельного кода из суь матора 11. Помимо счетного входа сложения и вычитания первого реверсивного счетчика 10 каждый кор30 ректирующий импульс пропорциональной петли регулирования, поступает на вход сложения или вычитания усредняющего блока 9. При наличии постоянно- го знака фазового рассогласования,

, обусловленного, например, расхождением частот задающего и подстраивае- I

мого колебаний, корректирующие импульсы с выхода первого и второго ключей 7 и 8 постоянно поступают на 0 один и тот же вход усредняющего блока 9. В результате последний переполняется и на одном из его выходов в соответствии со знаком переполнения появляется импульс, который пос- 5 тупает на счетный вход вычитания или сложения второго реверсивного счетчика 14. Вследствие этого число во втором реверсивном счетчике 14 изменяется в. ту или иную сторону на едини- 0 цу. Это значит, что изменяется шаг номинального приращения за такт ад- . раса подстраиваемого колебания N, , что физически эквивалентно изменению частоты подстраиваемого колебания. 5 Усредняющий блок 9 и второй реверсив- шай счетчик 14 выполняют в предложенном устройстве функции интегрир.ующей , петли регулирования. Блок 13 контроля служит для восстановления работоспособности схемы в том случае, если в результате воздействия помех будет сильно искажено число во втором реверсивном счетчике 14 (номинальное приращение Nj). Блок 13 контроля контролирует состояние разрядов второго реверсивного счетчика 14 и при превышении отклонения кода во втором реверсивном счетчике 14 от N, допусти- мого (заложенного при проектировании) значения вьщает сигнал в блок 16 управления. По этому сигналу блок 16 управления вновь открывает блок 17 переписи кода и во второй реверсивный счетчик с блока 18 записывается номинальное значение числа N,.

Формула изобретения

Цифровое устройство фазовой синхронизации, содержащее аналого-цифровой преобразователь (АЦП), выход которого подключен к первому сигнальному входу цифрового фазового дискрими- натора, к второму сигнальному входу которого подключен выход функционального преобразователя, а выход цифрового фазового дискриминатора подключен к входу накопительного cy «aтopa, к тактирующему входу которого, а также к тактируняцим входам цифрового фазового дискриминатора и АЦП подключен выход гейератора тактовых импульсов, причем вход АЦП является входом уст- ройства, отличающееся тем тем, что, с целью повышения помехо- уртойчивости, в него введены порого- вьй блок, элемент задержки, два ключа, инвертор, усредняющий блок, блок

Р едак тор Л.Повхан Заказ 1965/60

Составитель Г.Лерантович

Техред И.Гайдош Корректор Е.Сирохман

Тираж 624Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская набо. До 4/5

Производственно-полиграфическое предприятие, г.Ужгород,ул.Проектная, 4

5 0 5

0

5 О 5 0

контроля, блок управления, блок задания кода, блок переписи кода, два реверсивных счетчика и сумматор, выход которого подключен к входу параллель-, ного кода первого реверсивного счетчика, к входам сложения и вычитания которого, а также к входам сложения и вычитания усредняющего блока подключены выходы соответственно первого и второго ключей, при этом кодовый выход накопительного сумматора подключен -через последовательно соединенные пороговый блок и элемент задержки к сигнальньм входам первого и второго ключей, а выход знаковых разрядов накопительного сумматора подключен к управляющему входу первого ключа непосредственно и через инвертор к управляющему входу второго ключа, причем выходы усреднякицего блока подключены к входам сложения и вычитания второго реверсивного счетчика, выход которого подключен к первому входу сумматора и через последовательно соединенные блок контроля и блок управления - к управляющему входу блока перезаписи кода, к кодовому входу которого подключен выход блока задания начального кода, а выход, блока перезаписи кода подключен к входу параллельного кода второго реверсивного счетчика, к тактирующему входу которого подключен второй выход блока управления, при этом выход генератора тактовых импульсов подключен к тактирующему входу первого реверсивного счетчика, выход которого подключен к второму входу сумматора и входу функционального преобразователя.

Изобретение относится к электросвязи и может использоваться в устройствах передачи дискретной информа- ции. Повышается помехоустойчивость. Входной сигнал через АЦП 1 поступает на цифровой фазовый дискриминатор 2. В этом блоке сравниваются фазы задающего колебания и колебания, вырабатываемого функциональным преобразователем (ФП) 12. ФП 12 представляет собой запоминающее устройство, в котором записаны коды дискретных отсчетов гармонического колебания в виде таблиц значений sin и cos . Адрес нужного значения BHxojciHoro сигнала ФП 12 формирует реверсивный счетчик (РС) 10. По импульсам генератора 15 тактовых импульсов в PC 10 переписывается число с сумматора 11. Сумматор 11 скла- дьшает предыдущее значение кода PC 10 с содержимьм PC 14, в который с блока 18 задания начального кода через блок 17 переписи кода заносится код номинального приращения адреса. Код фазового рассогласования с цифрового фазового дискриминатора 2 поступает на накопительный сумматор (НС) 4.Когда содержимое НС 4 превысит некоторое значение, пороговый блок 3 выдает им9 М g to to ел о оо 4