ДИСПЛЕЙ Российский патент 1994 года по МПК G06F3/153 G09G1/28 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для приема от внешнего устройства цветной видеоинформации, обработки ее и вывода на экран цветного устройства отображения информации.

Цель изобретения - расширение области применения дисплея за счет увеличения объема и повышения достоверности отображаемой информации путем ввода информации с внешнего устройства в реальном масштабе времени.

На фиг.1 представлена структурная схема дисплея; на фиг.2 - функциональная схема блока синхронизации; на фиг.3 и 4 - формат первого регистра и временная диаграмма работы блока синхронизации соответственно.

Дисплей содержит блок 1 постоянной памяти, блок 2 ввода данных в виде клавиатуры, первый блок 3 оперативной памяти, блок 4 управления, блок 5 сопряжения, магистраль 6, второй блок 7 оперативной памяти, генератор 8 тактовых импульсов, блок 9 синхронизации, первый регистр 10, мультиплексор 11, первый сумматор 12, второй регистр 13, второй сумматор 14, блок 15 сдвиговых регистров, формирователь 16 видеосигнала, блок 17 отображения, блок 18 шинных формирователей, блок 10 аналого-цифровых преобразователей (АЦП), блок 20 буферных регистров.

Блок 9 синхронизации содержит счетчик 21 элементов изображения, счетчик 22 строк, блоки 23, 24 и 25 постоянной памяти, регистры 26, 27 и 28, мультиплексор 29 и элемент ИЛИ 30.

Блок 7 оперативной памяти предназначен для хранения цветной графической информации, регистр 10 - для задания режима работы дисплея. Информация, записанная в регистр 13 адреса, позволяет изменять адрес начала отображаемой информации. В блоке 23 хранится программа выработки синхронизирующих и управляющих импульсов, в блоках 24 и 25 - программы выработки адреса растра в зависимости от режима работы устройства.

Дисплей работает следующим образом.

При включении питания регистр 10 и регистр 13 адреса обнуляются. Блок 4 управления, выполненный на процессоре, выходит на программу обслуживания дисплея, которая хранится в блоке 1, подготавливает в служебных ячейках блоков 3 и 7 необходимую информацию, устанавливает нулевой, первый, второй и пятнадцатый разряды в регистре 10 и переходят в режим ожидания поступления команд с клавиатуры 2.

Блок 9 синхронизации вырабатывает управляющие сигналы и импульсы для управления блоками и формирует адрес для графического блока 7 памяти в соответствии с отображаемыми координатами растра. Информация считывается из блока 7 и записывается в регистры сдвига блока 15 параллельными 16-разрядными словами, где преобразуется в последовательность информационных сигналов, которые через формирователь 16 видеосигнала поступают на блок 17 отображения, на экране которого формируется цветное графическое изображение. По командам с клавиатуры 2 оператор может произвести просмотр видеоинформации, поступающей на входы АЦП блока 19. В этом случае под управлением процессора 4 в регистре 10 устанавливаются пятый и шестой разряды. Блок 9 синхронизации не вырабатывает импульсы записи информации с выходов блока 7 в блок 15, поэтому видеоинформация от внешнего устройства, проходя через блок 19 АЦП, блок 15 сдвиговых регистров, последовательно сдвигается в последнем и 16-разрядными словами одновременно переписывается в регистры блока 20 буферных регистров и формирователь 16 видеосигналов, поступает на входы блока 17. Оператор просматривает изображение и при необходимости производит с помощью клавиатуры 2 передачу процессору 4 команды на запись изображения в блок 7. В этом случае в регистре 10 обнуляются нулевой, первый, второй и шестой разряды и устанавливается десятый разряд управления потоком информации от внешнего устройства к блоку 7. Информация с выходов блока 20 поступает через блок 18 шинных формирователей на входы блока 7, и до прихода кадрового гасящего импульса под управлением блока 9 синхронизации видеоинформация кадра изображения записывается в блок 7. По окончании кадра во время кадрового гасящего импульса под управлением процессора в регистре 10 устанавливаются нулевой, первый и третий разряды и обнулятся пятый и десятый разряды и дисплей переходит таким образом к отображению на экране записанного с внешнего устройства в блок 7 кадра цветной графической информации. По командам оператора с клавиатуры 2 отображаемое изображение может быть увеличено в 2 или 4 раза, сдвинуто по горизонтали и вертикали, изменено путем изменения содержимого ячеек блока 7 и т.д.

Для изменения масштаба изображения по команде оператора под управлением процессора 4 происходит изменение кода третьего и четвертого разрядов регистра 10, а для сдвига информации (окна растра) вправо, влево, вверх, вниз изменяется содержимое регистра 13 (шаг сдвига по горизонтали - 16 элементов, шаг сдвига по вертикали - 1 строка).

Синхронизация работы в режиме просмотра и записи в блок 7 цветной графической информации с видеовходов дисплея происходит по строчным и кадровым синхронизирующим (или гасящим) импульсам внешнего устройства. Нулевому коду на выходах счетчиков элементов 21 и строк 22 в блоке 23 соответствует информация о последнем такте формирования СИ, КИ (или СГИ, КГИ) блоком 9. В блоках 24 и 25 содержатся адреса блока 17.

Изменение содержимого блока 7 в режиме редактирования осуществляется по командам оператора с клавиатуры 2. В этом случае под управлением процессора 4 в регистр 13 заносится адрес начала координат редактируемой области графической информации, в результате чего физический адрес изменяемой ячейки памяти определяется состоянием выходов сумматора 14, на входы которого поступает информация об адресе ячейки блока 7 с регистра 13 и шин магистрали 6, а в регистре 10 устанавливаются пятый разряд и комбинация кода в нулевом, первом и втором разрядах выбора режима записи-чтения первого, второго и третьего каналов блока 7. Для изменения одного элемента графического изображения в блоке 7 сначала производится считывание информации по указанному адресу, затем модификация считанной информации в регистрах общего назначения процессора 4 и далее запись ее вновь по указанному адресу. Трансляция информации через блок 18 шинных формирователей с выходов блока 7 или блока 20 буферных регистров на магистраль 6 и в обратном направлении обеспечивается сигналами на соответствующих адресных шинах магистрали 6 состоянием седьмого, восьмого и девятого разрядов регистра 10. Выработка сигнала управления блоком 7 осуществляется с помощью соответствующего сигнала селектора адреса (на фигурах не показан).

Блок 7 выполнен на элементах памяти статического типа. В последнем случае требуется изменение программы блока 23 блока 9 и введение схемы дополнительного мультиплексирования адреса для блока 7, что легко реализуется в аппаратном исполнении.

Технико-экономическая эффективность дисплея заключается в том, что изобретение позволяет расширить область применения за счет обеспечения ввода цветной графической информации непосредственно в графическое ОЗУ дисплея в реальном масштабе времени работы внешнего устройства, обеспечить синхронизацию ввода цветной видеоинформации по сигналам синхронизации внешнего устройства, повысить достоверность ввода видеоинформации за счет ввода изображения за один кадр, разгрузить магистраль процессора за счет обеспечения ввода с видеолиний непосредственно в графическое ОЗУ, повысить достоверность ввода информации за счет передачи и приема информации фрагментами в увеличенном масштабе, снизить аппаратные затраты и стоимость дисплея за счет использования функциональных возможностей узлов и блоков, входящих в состав графических дисплеев, организовать каналы видеосвязи между устройствами, что особенно перспективно при подключении к входам и выходам R, G, B сигналов дисплея приемопередающих устройств оптических линий связи.

Использование: автоматика и вычислительная техника, системы для приема от внешнего устройства цветной видеоинформации, обработки и вывода ее на экран цветного устройства отображения. Сущность изобретения: дисплей содержит блок 1 постоянной памяти, блок 2 ввода данных, блоки 3, 7 оперативной памяти, блок 4 управления, магистраль 6, генератор 8 тактовых импульсов, блок 9 синхронизации, регистры 10, 13, мультиплексор 11, сумматоры 12, 14, блок 15 сдвиговых регистров, формирователь 16 видеосигнала, блок 17 отображения, блок 18 шинных формирователей, блок 19 аналого-цифровых преобразователей, блок 20 буферных регистров. 1 з.п.ф-лы, 4 ил.

1. ДИСПЛЕЙ, содержащий блок управления, вход-выход которого соединен с магистралью, соединенной с входом-выходом блока сопряжения, выходом блока ввода данных и входом-выходом первого блока оперативной памяти, блок синхронизации, первый выход которого соединен с первым управляющим входом второго блока оперативной памяти, блок синхронизации, первый выход которого соединен с первым управляющим входом второго блока оперативной памяти, первый регистр, вход которого соединен с магистралью, выходы второго блока оперативной памяти соединены с первым информационным входом блока сдвиговых регистров, управляющий вход которого подключен к второму выходу блока синхронизации, третий выход которого соединен с синхровходом формирователя видеосигнала, выход которого соединен с входом блока отображения, второй регистр, первый и второй сумматоры и мультиплексор, управляющий вход которого соединен с четвертым выходом блока синхронизации, тактовый вход которого соединен с выходом генератора тактовых импульсов , выходы первого и второго сумматоров соединены с адресными входами мультиплексора, выход которого подключен к адресному входу второго блока оперативной памяти, вход второго регистра соединен с магистралью, а выход - с первыми информационными входами первого и второго сумматоров, второй информационный вход первого сумматора соединен с магистралью, первый выход блока сдвиговых регистров подключен к информационному входу формирователя видеосигнала, второй информационный вход второго сумматора подключен к пятому выходу блока синхронизации, отличающийся тем, что, с целью расширения области применения дисплея за счет увеличения объема и повышения достоверности отображаемой информации путем ввода информации с внешнего устройства в реальном масштабе времени, он содержит блок постоянной памяти, блок шинных формирователей, блок аналого-цифровых преобразователей и блок буферных регистров, управляющий вход которого подключен к второму выходу блока синхронизации, соединенному с управляющим входом блока аналого-цифровых преобразователей, информационный вход которого и информационный вход блока синхронизации являются информационным входом дисплея, выход блока аналого-цифровых преобразователей подключен к второму информационному входу блока сдвиговых регистров, второй выход которого подключен к информационному входу блока буферных регистров, выход которого соединен с первым информационным входом блока шинных формирователей, второй информационный вход которого соединен с выходом второго блока оперативной памяти, управляющий вход блока шинных формирователей соединен с выходом первого регистра, вход-выход - с магистралью, а выход - с информационным входом второго блока оперативной памяти, второй управляющий вход которого подключен к выходу первого регистра, соединенному с управляющим входом блока синхронизации, тактовый вход блока управления соединен с выходом генератора тактовых импульсов, вход-выход блока постоянной памяти соединен с магистралью. 2. Дисплей по п.1, отличающийся тем, что блок синхронизации содержит счетчик элементов изображения, счетный вход которого является тактовым входом блока и соединен с управляющими входами первого, второго и третьего регистров, информационные входы которых подключены к выходам соответственно первого, второго и третьего блоков постоянной памяти, первые адресные входы которых подключены к выходу счетчика элементов изображения, вторые адресные входы - к выходу счетчика строк, а управляющие входы - к управляющему входу мультиплексора, который является управляющим входом блока, первым информационным входом которого является первый информационный вход мультиплексора, второй и третий информационные входы которого подключены к первым выходам соответственно второго и третьего регистров, вторые выходы которых являются соответственно четвертым и пятым выходами блока, первый выход мультиплексора соединен с входом сброса счетчика строк и первым входом элемента ИЛИ, а второй выход - со счетным входом счетчика строк и вторым входом элемента ИЛИ, выход которого соединен с входом сброса счетчика элементов изображения, первый и второй выходы первого регистра являются первым и четвертым выходами блока, а третий и четвертый выходы первого регистра являются соответственно вторым и третьим выходами блока.