СУММАТОР ПО МОДУЛЮ СЕМЬ Российский патент 1994 года по МПК G06F7/49 

Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано при построении устройств, работающих в системе остаточных классов.

Известен сумматор по модулю семь, содержащий элементы сложения по модулю два, ИЛИ-НЕ, И, ИЛИ [1].

Недостатком сумматора является высокая конструктивная сложность.

Наиболее близким по функциональным возможностям и конструкции техническим решением к предлагаемому является сумматор по модулю семь, содержащий элементы ИЛИ, И, ИЛИ-НЕ [2].

Недостатком этого сумматора по модулю семь также является высокая сложность.

На чертеже представлена схема сумматора по модулю семь.

Сумматор содержит четыре полусумматора 1, 2, 3 и 4, одноразрядный двоичный сумматор 5, два элемента ИЛИ 6 и 7, два элемента И 8 и 9, два элемента 10 и 11 сложения по модулю два, входы 12, 13 и 14 старшего, среднего и младшего разрядов первого операнда, входы 15, 16 и 17 старшего, среднего и младшего разрядов второго операнда, выходы 18, 19 и 20 старшего, среднего и младшего разрядов результата.

В сумматоре по модулю семь i-й (i = 1,2) вход j-го полусумматора j (j = 1, 2, 3) соединен с входом j-го разряда i-го операнда. Выход переноса полусумматора i соединен с входом элемента ИЛИ 6, другой вход которого соединен с выходом переноса одноразрядного двоичного сумматора 5. Первый вход одноразрядного двоичного сумматора 5 соединен с выходом суммы полусумматора 1, второй вход - с выходом переноса полусумматора 2, третий вход - с выходом переноса полусумматора 4. Первый вход полусумматора 4 соединен с выходом суммы полусумматора 2, второй вход - с выходом переноса полусумматора 3, а выход суммы соединен с входом элемента 10 сложения по модулю два и входом элемента И 8. Другой вход первого элемента И 8 соединен с выходом элемента ИЛИ 6, входом элемента И 9 и входом элемента 11 сложения по модулю два, выход которого соединен с выходом 20 младшего разряда результата. Другой вход элемента 11 сложения по модулю два соединен с выходом суммы полусумматора 3, входом элемента И 9 и входом элемента И 8, выход которого соединен с входом элемента ИЛИ 7. Другой вход элемента ИЛИ 7 соединен с выходом суммы одноразрядного двоичного сумматора 5, а выход - с выходом 18 старшего разряда результата. Выход 19 среднего разряда результата соединен с выходом элемента 10 сложения по модулю два, другой вход которого соединен с выходом элемента И 9.

Сумматор по модулю семь работает следующим образом.

На входы 12, 13 и 14 поступают соответственно старший х1, средний х2 и младший х3 разряды первого операнда Х = 4х1 + 2х2 + +х3, на входы 15, 16 и 17 - соответственно старший y1, средний y2 и младший y₃ разряды второго операнда Y = 4y1 + 2y2 + y3. На выходах 18, 19 и 20 формируются значения соответственно старшего r₁, среднего r₂ и младшего r3 разрядов результата (суммы по модулю семь входных операндов) R = (X + Y) mod7 = 4r1 + 2r2 + r3. При этом x_j ∈ {0, 1}, Y_j ∈ {0, 1}, r_j ∈ {0, 1}, 0 ≅X ≅7, 0 ≅Y ≅7, 0≅ R ≅7, j =1, 2, 3.

Работа сумматора по модулю семь описывается таблицей.

Особенностью конструкции сумматора является формирование на некоторых наборах входных переменных кодов остатков, равных 111. Это допустимо, поскольку 0mod7 = 7mod7 или в двоичной системе счисления 000mod7 = 111mod7. Такой подход позволил значительно упростить конструкцию сумматора по модулю семь.

Достоинством сумматора по модулю семь является простая конструкция. Так, его сложность по числу входов логических элементов равна 35, в то же время сложность устройства-прототипа равна 62. При этом быстродействие заявляемого сумматора по сравнению с известным не ухудшилось (глубина схемы, как и в прототипе, составляет 6t, где t - задержка на вентиль).

При оценке сложности предлагаемого сумматора по модулю семь сложность полусумматора принималась равной 4, так как он может быть построен с использованием двухвходового элемента сложения по модулю два и двухвходового элемента И, а сложность одноразрядного двоичного сумматора принималась равной 6, так как в его состав входит трехвходовый элемент сложения по модулю два (формирование суммы) и трехвходовый мажоритарный элемент с порогом два (формирование переноса).

Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано при построении устройств, работающих в системе остаточных классов. Сумматор содержит четыре полусумматора, одноразрядный двоичный сумматор, два элемента ИЛИ, два элемента И, два элемента сложения по модулю два, входы старшего, среднего и младшего разрядов первого и второго операндов, выходы старшего, среднего и младшего разрядов результата. На входы поступают старший x₁ , средний x₂ и младший x₃ разряды первого операнда X=4x₁+2x₂+x₃ и старший y₁ , средний y₂ , и младший y₃ разряды второго операнда Y =4y₁+2y₂+y₃ . На выходах формируются значения старшего r₁ , среднего r₂ и младшего r₃ разрядов результата (суммы по модулю семь входных операндов) R = (X+Y) mod7 = 4r₁+2r₂+r₃ . При этом x_j∈ { 0, 1} , y_j∈ {0, 1}, r_j ∈ ({0,1}, , 0≅ X≅ 7, , 0≅ Y≅ 7,, 0≅ R≅ 7, j = 1,3. 1 табл., 1 ил.

СУММАТОР ПО МОДУЛЮ СЕМЬ, содержащий два элемента ИЛИ и два элемента И, причем выход первого элемента ИЛИ соединен с первым входом первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с первым выходом сумматора по модулю семь, отличающийся тем, что содержит два элемента сложения по модулю два, одноразрядный двоичный сумматор и четыре полусумматора, i-й (i=1,2) вход j-го (j=1,2,3), из которых соединен с входом j-го разряда i-го операнда, входы первого элемента ИЛИ соединены с выходами переносов первого полусумматора и одноразрядного двоичного сумматора, входы которого соединены с выходом суммы первого полусумматора и выходами переносов второго и четвертого полусумматоров, входы четвертого полусумматора соединены с выходом суммы второго и выходом переноса третьего полусумматоров, а выход суммы - с первым входом первого элемента сложения по модулю два и вторым входом первого элемента И, третий вход которого соединен с выходом суммы третьего полусумматора и с первыми входами вторых элементов И и сложения по модулю два, вторые входы которых соединены с выходом первого элемента ИЛИ, вторые входы второго элемента ИЛИ и первого элемента сложения по модулю два соединены соответственно с выходом суммы одноразрядного двоичного сумматора и выходом второго элемента И, выходы первого и второго элементов сложения по модулю два соединены соответственно с вторым и третьим выходами сумматора по модулю семь.