УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ МГНОВЕННОЙ ЧАСТОТЫ Российский патент 1994 года по МПК G01R23/00 G01R23/02 

Изобретение относится к радиотехнике и может быть использовано в качестве цифрового измерителя мгновенной частоты радиосигнала.

В настоящее время проблемой является построение измерителя мгновенной частоты с требуемой точностью измерения в заданном диапазоне, например от 10 до 1000 мГц, с погрешностью измерения 0,1-0,01%.

Известны измерители мгновенной частоты (МИЧ) для раннего предупреждения о радиолокационном облучении (см. патенты США N 4053841, N 4110700).

Эти устройства разработаны на базе частотных дискриминаторов (ЧД) с линиями задержки (ЛЗ) с последующей обработкой сигнала.

Задача определения сигнала частоты сводится к вычислению разности фаз на основе измеренных напряжений на выходах ЧД.

Недостатками этих устройств является большое количество ЧД для достижения необходимой точности измерений частоты, что значительно снижает надежность устройства и повышает его стоимость.

Наиболее близким по технической сущности является цифровой измеритель мгновенной частоты сигнала (см.реферат статьи Bauman R, "Digital instantaneous frequency measurement for Ewreceivers - "Мicrowave I., 1985, 28, N 2, опубликованный в русском переводе в вестнике ЭИ "Радиотехника СВЧ", 1986, N 9, с.11, рис.2), содержащий последовательно соединенные полосовой фильтр, усилитель высокой частоты - УВЧ, усилитель-ограничитель, высокочастотный делитель мощности, пороговый детектор, блок частотных дискриминаторов (ЧД) и детекторов, блок аналого-цифрового преобразования кода частоты.

Принцип работы измерителя заключается в определении частоты высокочастотного (ВЧ) сигнала методом измерения фазы на фиксированном участке линии передачи.

ВЧ-сигнал на входе дискриминатора делится на две составляющие, одна из которых задерживается. Затем обе компоненты поступают на входы фазоанализирующей части, состоящей из квадратурных мостов и девяностоградусного фазовращателя Шиффмана. Выходные сигналы анализатора сдвинуты друг относительно друга на 90^о, а их амплитуды изменяются пропорционально частоте.

Далее сигнал детектируется и поступает на входы компараторов. Такая схема частотного дискриминатора определяет значение частоты в виде четырехразрядного слова. Цифровая обработка видеосигналов может осуществляться либо путем квантования их на К уровней, либо методом определения полярности преобразованных видеосигналов. Для двенадцатиразрядного представления частоты ВЧ-сигнала цифровой мгновенный измеритель частоты (МИЧ) имеет пять ЧД с кратностью длин линии задержки ЛЗ 1:4. В цепи цифровой коррекции корректируются два младших разряда кода частоты двумя старшими разрядами кода ЧД, имеющего более длинную ЛЗ. Процесс корректировки проводится последовательно для всех ЧД, кроме самого точного (т.е. имеющего наибольшую задержку).

Однако данное устройство имеет недостатки, заключающиеся в том, что для достижения требуемой точности определения кода частоты необходимо определенное количество ЧД. Так, например, однозначное определение частоты возможно лишь в пределах изменения фазового угла θ от 90 до 360^о. При этом очевидно, что получить удовлетворительную точность измерения частоты в полосе частот 1000 мГц с помощью одной ступени ЧД сложно из-за очень жесткого допуска на ошибку измерителя фазы. Для получения требуемой точности измерения частоты необходимо 5 ступеней ЧД с цифровой обработкой методом определения полярности видеосигналов. При этом резко возрастает аппаратурный состав как в блоке аналоговой, так и в блоке цифровой обработки сигналов, повышаются требования к параметрам СВЧ-узлов из-за сшивки большого количества каналов обработки.

Цель изобретения - сокращение состава аппаратуры без ухудшения точности при измерении доплеровской частоты сигнала.

Для достижения цели устройство для измерения мгновенной частоты высокочастотного сигнала, содержащее усилитель высокой частоты, высокочастотный делитель мощности, первый и второй частотные дискриминаторы с детекторными секциями, аналого-цифровой преобразователь, причем первый и второй выходы высокочастотного делителя мощности соединены с входами первого и второго частотных дискриминаторов соответственно, вход усилителя высокой частоты является входом устройства, дополнительно содержит блок суммирования и вычитания, блок компараторов, арифметически-логический блок, преобразователь частоты "Вверх", содержащий последовательно соединенные смеситель, вход которого является входом преобразователя, и режекторный фильтр, выход которого является выходом преобразователя, гетеродин, подключенный к второму входу смесителя, причем выход усилителя высокой частоты соединен с входом преобразователя частоты "Вверх", выход которого соединен с входом высокочастотного делителя мощности, первый, второй, третий, четвертый выходы первого и второго частотных дискриминаторов соединены с соответствующими входами блока суммирования и вычитания сигналов, первый, второй, третий и четвертый выходы которого соединены с соответствующими входами блока компараторов, информационный выход которого соединен с первым информационным входом арифметически-логического блока, выход которого является выходом устройства, второй информационный вход соединен с выходом аналого-цифрового преобразователя, первый, второй входы которого соединены с пятым и шестым выходами блока суммирования и вычитания соответственно.

Сопоставительный анализ с прототипом показывает, что заявленное устройство отличается наличием новых блоков и новых связей, совокупность которых позволила достичь заданной точности параметров приемника при меньшем числе дискриминаторов, что дает значительную экономию СВЧ-компонентов, усилителей низкой частоты и каналов обработки. Таким образом, заявленное устройство соответствует критерию изобретения "Новизна".

Сравнительный анализ показал, что введенные вышеперечисленные блоки в указанной связи в устройство для измерения мгновенной частоты сигнала проявляют новые свойства, что приводит к значительному сокращению аппаратурных затрат с сохранением заданной точности устройства при измерении доплеровской частоты. Это позволяет сделать вывод о соответствии технического решения критерию "существенные отличия".

На фиг. 1 представлена блок-схема предлагаемого устройства. Устройство содержит последовательно соединенные усилитель 1 высокой частоты, преобразователь 2 частоты "Вверх", содержащий последовательно соединенные смеситель 3, вход которого является входом преобразователя 2 частоты, режекторный фильтр 4, выход которого является выходом преобразователя частоты, и гетеродин 5, выход которого соединен с вторым входом смесителя 3, выход преобразователя 2 частоты "Вверх" соединен с входом высокочастотного делителя 6 мощности, первый и второй выходы которого соединены с соответствующими входами первого и второго частотных дискриминаторов 7 с детекторными секциями, первый, второй, третий и четвертый выходы каждого из двух дискриминаторов соединены с соответствующими входами блока 8 сумматора и вычитателя сигналов, первый, второй, третий и четвертый выходы которого соединены с соответствующими входами блока 9 компараторов, а пятый и шестой выходы блока 8 соединены с соответствующими входами блока 10 аналого-цифровых преобразователей, первый и второй информационные выходы которого соединены с вторым и третьим информационными входами арифметически-логического блока 11, первый информационный вход которого соединен с информационным выходом блока 9, информационный выход блока 11 является информационным выходом устройства.

Предлагаемое устройство, согласно фиг.1, работает следующим образом.

Входной сигнал, представляющий собой радиосигнал доплеровской частоты (диапазон частот от 10 до 1100 мГц), поступает на вход усилителя 1 высокой частоты, который служит для сопряжения блока 2 преобразователя частоты с другими устройствами по амплитуде. Фактический диапазон подстройки уровня 60 дБ. Далее сигнал поступает на смеситель 3, который совместно с гетеродином 5 осуществляет перенос спектра частот 10...1100 мГц в диапазон 4000... 5000 мГц. Фильтр 4 служит для выделения верхней боковой полосы преобразования частот и подавления нижней боковой полосы. Основная его особенность - крутой скат АЧХ на частоте среза.

Далее сигнал поступает на синфазный трехдецибельный делитель 6 мощности, который разделяет по мощности входной сигнал на две ступени ЧД (см. фиг. 2,3). Для обеспечения однозначности измерений (θ =360^о) линия задержки в ЧД первой ступени выбрана равной длине волны с частотой 1000 мГц, т.е. полный период изменения фазы 360^о соответствует заданной полосе измеряемых частот. Соответственно линия задержки в ЧД второй ступени в два раза больше, т.е. θ ₂=2 θ ₁.

На фиг. 2, 3 представлена совокупность зависимостей, реализуемых на выходах двух ступеней ЧД 7.

Амплитуда продетектированного сигнала является функцией частоты входного СВЧ-сигнала. Таким образом, на входе первого и второго ЧД 7 формируются видеосигналы, которые упрощенно можно представить в виде:
U₁= sin² ; U₂= cos² ; U₃= sin² ; U₄= cos² ;
U₅= sin² ; U₆= cos² ; U₇= sin² ; U₈= cos² где θ ₁ и θ ₂ - фазовые углы, несущие информацию о частоте ВЧ-сигнала на входе МИЧ.

Эти сигналы поступают на вход блока 8 суммирования и вычитания сигналов. Первые четыре зависимости преобразуются к виду:
a) cos² - sin² = cosθ₁
б) sin - cos = sinθ₁.

в) cos θ ₁ +sin θ ₁
г) cos θ ₁ -sin θ ₁
При помощи следующих четырех зависимостей функции:
д) cos² - sin² = cosθ₂
е) sin - cos = sinθ₂
График преобразованных функций имеет вид, как показано на фиг.4.

Весь диапазон по фазе (частоте) разбивается на восемь частей, каждую из которых можно однозначно определить при помощи кода Джонсона, для чего достаточно проанализировать сигнал с точки зрения перехода функций через ноль. Если сигнал находится в положительной области, то принимается значение логического "0", если в отрицательной - логической "1". Таким образом, очевидно, что частота определяется с точностью 1/8 диапазона работы МИЧ.

Таким образом, первые четыре видеосигнала (а-г) поступают на входы аналоговых компараторов блока 9, на входах которых формируется четырехразрядный код Джонсона (код запоминания), преобразуемый арифметически-логическим блоком 11 в трехразрядный двоичный код с весом младшего разряда ± 22,5^°_→ или ± 80 мГц _→ , где f_в - верхняя граничная частота измеряемого сигнала;
f_н - нижняя граница частоты измеряемого сигнала.

Фазовый угол θ ₂ изменяется в два раза быстрее, чем θ ₁, поэтому в пределах зон (см. фиг.4, оси выделены двойной линией), которые позволяют однозначно определить θ₂, а значит, и частоту сигнала в пределах данной зоны. В зонах I (0001), III (0111), V (1110), VII (1000) угол θ₂ и частота определяются по характеристике, изображенной двойной линией с пунктиром. На этих участках угол θ₂ определяется измерением амплитуд преобразованных сигналов sin θ₂ и cos θ₂ методом квантования, т.е. два оставшихся видеосигнала cos θ₂ и sin θ₂ с выхода блока 8 поступают на входы блока 10 АЦП, где преобразуются в цифровой двоичный прямой код.

Учитывая, что вектор частоты первого ЧД блока 7 вращается в два раза быстрее, чем вектор частоты во втором ЧД7 (из-за большей в два раза линии задержки), можно вычислить с большой точностью угол θ₂, взяв arсcos θ₂ и arcsin θ₂ (блок 11). Измерения целесообразно производить на том сигнале, у которого больше скорость изменения амплитуды, чтобы уменьшить ошибки, возрастающие вблизи экстремумов функций cos θ₂ и sin θ₂.

Выбор нужной функции производится цифровым мультиплексором, который управляется трехразрядным кодом частоты, полученным после обработки видеосигнала первого ЧД7. Вычисление частоты производится при помощи ППЗУ блока 11 с 11-разрядными адресными входами, что позволяет минимизировать погрешность, записывая в ППЗУ все отклонения от теоретических АЧХ характеристик, которые могут отличаться друг от друга у разных частотных дискриминаторов.

Таким образом, при помощи компараторов напряжения блока 9, определяя больше или меньше нуля приходящий сигнал, можно сразу сформировать код частоты, вес младшего разряда которого, например, при полосе 1256 мГц равен 160 мГц.

Второй ЧД7 имеет линию задержки с длиной в два раза больше чем первый, и его АЧХ меняется от нуля до некоторого значения по закону cos и sin внутри полученных первым дискриминатором зон. Преобразуя аналоговый сигнал в цифровой код с помощью АЦП 10 и произведя деление sin θ /cos θ блоком 11, получим tg θ. Далее, зная зону, в которой находится сигнал, и взяв arctg θ, можно по формуле вычислить частоту исследуемого сигнала.

Учитывая, что θ = , θ₂= arccos , θ₂= arcsin где Δ l - длина линии задержки в ЧД;
U - измеренное значение напряжения, получаем
λ = =
f = = =
Соответственно для нечетных зон:
f′ = для четных зон:
f″ = где с=3˙10⁸ м/с;
f',f'' - частота в пределах измерения зоны. Искомая частота находится
f_х=F+f' - для нечетных зон,
f_х= F+f'' - для четных зон, где F - нижняя частота зон, определяемая на первом этапе.

Аналого-цифровое преобразование полученных функций производится с помощью 8-разрядного быстродействующего АЦП 1107ПВ2, включенного по типовой схеме.

Узел вычисления частоты производит операцию вычисления с помощью мультиплексоров и ППЗУ типа 556ПТ7 емкостью 2К байт.

На входы Х1 мультиплексоров поступает информация в параллельном двоичном коде от АЦП 1, а входы Х2 - от АЦП 2.

Управление мультиплексорами осуществляется сигналом с младшего значащего разряда (МЗР) номера зоны. Кроме того, все три разряда номера зоны поступают на старшие адресные разряды ППЗУ.

На адресные входы А0...А7 поступает информация с выходов мультиплексоров.

При написании программы для ППЗУ необходимо разбить всю память на 8 страниц, что реально происходит при помощи трехразрядного номера зоны. В четные страницы по нужным адресам необходимо записать частоту, соответствующую значениям sin θ₂, а в нечетные - cos θ₂ (см.фиг.4).

В зависимости от уровня МЗР номера зоны на адресные входы ППЗУ подключаются выходы АЦП1 и АЦП2. В то же время номер зоны определяет нужную страницу памяти ПЗУ.

Через время, необходимое для дешифрации адреса, на выходах ППЗУ появляется содержимое ячейки памяти, соответствующее пришедшему на вход по адресу, т.е. информация о частоте входного сигнала.

Частота на выходе МИЧ представлена в параллельном двоичном 12-разрядном коде. Вес младшего разряда - 0,5 мГц. Каждое слово меняется с частотой дискретизации.

Первая информация появляется на выходе блока через 0,8 мкс после прихода сигнала "Разрешение работы" с РБПП на входе блока.

Период следования тактовых импульсов Т=0,5 мкс.

Конструктивно устройство выполнено в виде отдельных законченных функциональных блоков: блока преобразования частоты "Вверх", блока аналоговой обработки сигналов и блока цифровой обработки сигналов.

Входной усилитель 1 высокой частоты собран на четырех р-i-n-диодах и имеет транзисторный линеаризатор в схеме электронного управления, что позволяет плавно подстраивать уровень входных сигналов для дальнейшей обработки.

Смеситель 3 собран на полосковых линиях передачи и СВЧ-диодах с барьерами Шоттки.

Гетеродин 5 собран на биполярном транзисторе по полосковой технологии. Фильтр 4 выполнен на микрополосковых линиях передачи и резонаторах.

Высокочастотные узлы выполнены в виде микросборок тонкопленочной технологии. (Пример выполнения высокочастотных узлов см. в литературе: Полупроводниковые приборы в схемах СВЧ. Под ред. М. Хауэса, Д. Моргана. М.: Мир, 1979; И.В.Лебедев. Техника и приборы сверхвысоких частот. Л., 1961.

Фазовый детектор, содержащий в своем составе СДМ, Н01, Н02, Н03, СН и нагрузочные диоды, выполнен в виде единой, сложной, комплексированной сборки. Линии задержки в 1 и 2 ступенях ЧД выполнены на основе коаксиальных кабелей типа РК-50-2-21, диэлектрический материал с ε=2,0.

Блок цифровой обработки сигналов построен на базе операционных усилителей 140 УД6, компараторов 521СА1 и АЦП 1107ПА2 и ППЗУ 556РТ7. Узел преобразования кода выполнен на логике серий 530, 533, применен регистр типа 533ИР16. Мультиплексоры типа 530КП11.

В состав блока БЦО входят следующие узлы: узел аналоговой обработки; узел преобразования кода Джонсона; узел АЦП; узел вычисления частоты (см. схему электрическую принципиальную Э350.020Э3 и техническое описание 350.000 Т0).

Такое построение схемы устройства позволяет при помощи только двух ЧД получить приемлемую погрешность (от 0,2 до 1,5 мГц) в измерении частоты. Кроме того, предлагаемое устройство для мгновенного измерения высокочастотного сигнала имеет следующие достоинства в сравнении с известными: уменьшение габаритных размеров устройства; уменьшение энергопотребления; улучшение технологичности конструкции.

Использование: изобретение относится к радиотехнике и может быть использовано в качестве цифрового измерителя мгновенной частоты радиосигнала. Сущность изобретения: устройство для измерения мгновенной частоты высококачественного сигнала содержит усилитель высокой частоты, преобразователь частоты "Вверх", содержащий последовательно соединенные смеситель, режекторный фильтр и гетеродин, соединенный с вторым входом смесителя, высокочастотный делитель мощности, первый и второй частотные дискриминаторы с детекторными секциями, блок суммирования и вычитания, блок компараторов, блок аналого-цифровых преобразователей, арифметически - логический блок. 4 ил.

УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ МГНОВЕННОЙ ЧАСТОТЫ, содержащее усилитель высокой частоты, вход которого соединен с входной клеммой устройства, высокочастотный делитель мощность, первый и второй частотные дискриминаторы с детекторными секциями, аналого-цифровой преобразователь, причем первый и второй выходы высокочастотного делителя мощности соединены с входами первого и второго частотных дискриминаторов соответственно, отличающийся тем, что, с целью упрощения устройства без ухудшения точности при измерении доплеровской частоты, устройство дополнительно содержит блок суммирования и вычитания, блок компараторов, арифметически-логический блок, преобразователь частоты "вверх", содержащий последовательно соединенные смеситель, вход которого является входом преобразователя и режекторный фильтр, выход которого является выходом преобразователя, гетеродин, выход которого соединен с вторым входом смесителя, причем выход усилителя высокой частоты соединен с входом преобразователя частоты "вверх", выход которого соединен с входом высокочастотного делителя мощности, первый, второй, третий и четвертый выходы первого и второго частотных дискриминаторов соединены с соответствующими входами блока суммирования и вычитания, первый, второй, третий и четвертый выходы которого соединены с соответствующими входами блока компараторов, информационный выход которого соединен с первым информационным входом арифметически-логического блока, выход которого соединен с выходом устройства, второй информационный вход арифметически-логического блока соединен с выходом аналого-цифрового преобразователя, первый и второй входы которого соединены с пятым и шестым выходами блока суммирования и вычитания соответственно.