АРБИТР СИГНАЛОВ Российский патент 1995 года по МПК G06F9/46 

Изобретение относится к автоматике, вычислительной технике и системам управления и может быть использовано в различных управляющих и вычислительных системах и устройствах, в том числе и в гибких производственных системах, выполненных на базе микро-ЭВМ и микропроцессоров.

Известно двухвходовое устройство приоритета, содержащее триггер, элемент задержки, элемент И и элементы НЕ, позволяющее осуществлять коммутацию входных сигналов независимо от времени их появления [1]
Однако в таком устройстве снятие сигналов на одном выходе и появление сигнала на другом происходит без учета времени окончания переходных процессов во внешней схеме, подключенной к устройству, а также в случае, когда сигнал запроса приходит на первый вход устройства после появления сигнала запроса на втором входе устройства с промежутком, равным времени задержки элемента задержки, на выходах устройства возможно появление сигналов, длительность которых равна времени завершения переходных процессов в устройстве, что снижает достоверность его работы.

Известно также двухвходовое устройство приоритета, содержащее элементы ИЛИ-НЕ, элемент задержки, элемент НЕ, триггер Шмидта, блоки управляемой задержки [2]
Однако такое устройство отличается сложностью и также не учитывает времени окончания переходных процессов во внешней схеме, подключенной к устройству.

Наиболее близким по технической сущности к предлагаемому арбитру сигналов является двухвходовое устройство приоритета, содержащее первый и второй входные логические элементы в виде элементов И, элемент ИЛИ, одновибратор, первый и второй триггеры, в котором первые входы первого и второго входных логических элементов соединены с первым и вторым запросными входами устройства соответственно, выходы первого и второго входных логических элементов соединены с первым и вторым входами элемента ИЛИ, выход элемента ИЛИ соединен с входом одновибратора, прямой и инверсный выходы которого соединены с входами синхронизации первого и второго триггеров соответственно, выходы первого и второго триггеров соединены с вторыми входами второго и первого входных логических элементов соответственно, а прямой выход второго триггера является вторым выходом устройства (3).

Недостатком известного устройства является его сложность, вызванная относительно большим числом линий связи, а также возможность недостоверной работы при определенной очередности появления сигналов запроса на входах устройства.

Цель изобретения упрощение арбитра сигналов за счет уменьшения числа линий связи, повышение достоверности его работы путем блокирования сигнала на первом выходе арбитра на время пребывания первого триггера в метастабильном состоянии и расширение области применения путем устранения ограничений на вид сигналов запроса и разделения моментов окончания сигнала на одном выходе арбитра и появления сигнала на другом его выходе на время, равное длительности сигнала, вырабатываемого одновибратором.

Поставленная цель достигаетсяч тем, что в арбитр сигналов, содержащий первый и второй элементы И, элемент ИЛИ, одновибратор, первый и второй триггеры, причем первые входы первого и второго элементов И соединены с первым и вторым запросными входами арбитра сигналов соответственно, выходы первого и второго элементов И соединены с первым и вторым входами элемента ИЛИ, выход элемента ИЛИ соединен с входом одновибратора, прямой и инверсный выходы которого соединены с входами синхронизации первого и второго триггеров соответственно, инверсные выходы первого и второго триггеров соединены с вторыми входами второго и первого элементов И соответственно, а прямой выход второго триггера соединен с вторым выходом арбитра сигналов, введен третий элемент И, причем прямой выход первого триггера соединен с первым входом третьего элемента И, инверсный выход одновибратора соединен с вторым входом третьего элемента И, выход которого соединен с первым выходом арбитра сигналов, выходы первого и второго элементов И соединены с инверсными входами сброса первого и второго триггеров соответственно, а информационные входы первого и второго триггеров соединены с шиной напряжения лог."1".

На чертеже представлена электрическая схема предлагаемого арбитра сигналов.

Он содержит логические элементы И 1-3, элемент ИЛИ 4, одновибратор 5, триггеры 6 и 7, запросные входы 8 и 9 и выходы 10 и 11.

Арбитр сигналов работает следующим образом.

В исходном состоянии на выходах элементов И 1 и 2 установлены сигналы лог. "0" и триггеры 6 и 7 обнулены. Срабатывание триггеров 6 и 7 происходит по положительному перепаду сигнала на их синхровходе. На информационных входах триггеров 6 и 7 установлен постоянный сигнал лог."1".

Сигналы запроса поступают в случайные моменты времени на запросные входы 8 и 9 арбитра в виде сигналов лог."1".

При поступлении запроса на вход 8 на выходе элемента И 1 формируется сигнал лог."1", который поступает на инверсный вход сброса триггера 6 и через элемент ИЛИ 4 на вход запуска одновибратора 5.

На прямом и инверсном выходах одновибратора 5 одновременно формируются соответственно сигналы лог."1" и лог."0", длительность которых должна превышать наибольшее время из следующего перечня: суммарное время срабатывания триггера 6 и элемента "И" 2; время нахождения триггера 6 в метастабильном состоянии; длительность переходных процессов во внешней схеме, подключаемой к выходам арбитра, вызванных снятием сигнала на выходе 10 (11) арбитра.

По переднему фронту сигнала Лог."1" с прямого выхода одновибратора 5 срабатывает триггер 6, и сигнал лог."0" с его инверсного выхода запрещает поступление запроса с входа 9 на триггер 7 до момента окончания обслуживания первого абонента, снятия запроса с входа 8 и возвращения триггера 6 в исходное состояние.

Импульсный сигнал лог."0" с инверсного выхода одновибратора 5 поступает на элемент И 3, блокируя на время выдачу сигнала лог."1" на выход 10 арбитра.

При поступлении запроса на вход 9 арбитр работает аналогичным образом, при этом срабатывание триггера 7 происходит по заднему фронту сигнала лог. "0" на инверсном выходе одновибратора 5.

При одновременном поступлении запросов на входы 8 и 9 сигнал лог."1" формируется только на выходе 10 арбитра, так как к моменту возникновения положительного перепада сигнала на синхровходе триггера 7 (соответствующего заднему фронту сигнала лог. "0" на инверсном выходе одновибратора 5) он заблокирован сигналом лог. "0", поступившим на его инверсный вход сброса с инверсного выхода триггера 6 через элемент И 2.

По окончании обслуживания запроса первого абонента и снятия сигнала лог. "1" с входа 8 триггер 6 устанавливается в нулевое состояние, сигнал лог."1" с его инверсного выхода разрешает прохождение запроса с входа 9 на выход элемента И 2. Сигнал лог. "1" с выхода элемента И 2 через элемент ИЛИ 4 повторно запускает одновибратор 5, по заднему фронту сигнала лог."0" с инверсного выхода одновибратора 5 срабатывает триггер 7. На выходе 11 формируется сигнал лог."1".

При поступлении запросов на оба входа арбитра в моменты времени, следующие друг за другом, момент окончания сигнала лог."1" на выходе 10(11) арбитра (прекращение обслуживания первого (второго) абонента) и появление сигнала лог. "1" на выходе 11(10) арбитра (начало обслуживания второго (первого) абонента) разделяются на время, равное длительности сигнала, вырабатываемого одновибратором 5.

В том случае, когда сигналы запроса поступают на входы арбитра в виде сигналов лог. "0", вместо элементов И 1 и 2 используются элементы ИЛИ-НЕ, а их вторые входы соединены с прямыми выходами триггеров 7 и 6 соответственно. Последовательность функционирования элементов схемы арбитра при этом совпадает с описанной.

Изобретение относится к автоматике и вычислительной технике и может быть использовано, в частности, в гибких производственных системах, выполненных на базе микроЭВМ и микропроцессоров. Арбитр сигналов включает логические элементы И 1 - 3, элемент ИЛИ 4, одновибратор 5, триггеры 6 и 7, запросные входы 8 и 9 и выходы 10 и 11. 1 ил.

АРБИТР СИГНАЛОВ, содержащий первый и второй элементы И, элемент ИЛИ, одновибратор, первый и второй триггеры, причем первые входы первого и второго элементов И соединены с первым и вторым запросными входами арбитра сигналов соответственно, выходы первого и второго элементов И соединены с первым и вторым входами элемента ИЛИ, выход элемента ИЛИ соединен с входом одновибратора, прямой и инверсный выходы которого соединены с входами синхронизации первого и второго триггеров соответственно, инверсные выходы первого и второго триггеров соединены с вторыми входами второго и первого элементов И соответственно, а прямой выход второго триггера соединен с вторым выходом арбитра сигналов, отличающийся тем, что в него введен третий элемент И, причем прямой выход первого триггера соединен с первым входом третьего элемента И, инверсный выход одновибратора соединен с вторым входом третьего элемента И, выход которого соединен с первым выходом арбитра сигналов, выходы первого и второго элементов И соединены с инверсными входами сброса первого и второго триггеров соответственно, а информационные входы первого и второго триггеров соединены с шиной напряжения логической единицы.