УСТРОЙСТВО УПРАВЛЕНИЯ СОПРЯЖЕНИЕМ АБОНЕНТОВ Российский патент 1995 года по МПК G06F13/00 

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам сопряжения произвольного количества неоднородных абонентов, расположенных на значительном (до нескольких десятков км) удалении друг от друга, и может быть использовано при организации сети распространения информации.

Известно устройство для сопряжения ЭВМ с разноскоростными группами внешних устройств, содержащее группу интерфейсных блоков, соединенных через магистральную шину с блоком управления.

Однако, данное устройство не позволяет сопрягать произвольное количество пар абонентов, различных не только по скорости, но и по формату передаваемых данных и удаленных друг от друга на десятки километров [1]
Наиболее близким по технической сущности к предлагаемому изобретению является устройство для сопряжения двух вычислительных машин, содержащее блок управления, вход-выход которого соединен двусторонней связью с магистральной шиной, соединенной двусторонними связями с интерфейсными блоками группы, блок магистрального обмена, соединенный двухсторонней связью с магистральной шиной, синхровход блока магистрального обмена соединен через магистральную шину с синхровходами блока управления и интерфейсных блоков группы, информационные входы и выходы которых и блока магистрального обмена являются информационный блок содержит приемник данных и передатчик данных, блок магистрального обмена содержит приемник данных, вход которого соединен с входом блока, передатчик данных, выход которого соединен с выходом блока и формирователь синхросигналов.

Однако, известное устройство (прототип) сопрягает не более двух интерфейсных абонентов, находящихся на незначительном (до 1 км) удалении друг от друга. Причем серьезным недостатком такого сопряжения является чрезмерный объем магистралей, ограниченные возможности передачи, чувствительность к электромагнитному излучению и помехам, недостаточная секретность и невозможность сопрягать неоднородные интерфейсы [2]
Техническим результатом предлагаемого изобретения является расширение функциональных возможностей и повышения надежности за счет обеспечения возможности подключения абонентов различных типов и использования различных сред передачи данных, а также за счет обеспечения контроля информации и диагностики неисправностей.

На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг. 2 структурная схема узла дешифрации; на фиг. 3 то же, узла сопряжения с магистральной шиной блока управления; на фиг. 4 то же, узла управления обменом; на фиг. 5 структурная схема передатчика данных; на фиг. 6 то же, приемника данных; на фиг. 7 то же, узла сопряжения с магистральной шиной i-того интерфейсного блока группы; на фиг. 8 и 9 структурные схемы соответственно узла прерывания, узла сопряжения с магистральной шиной блока магистрального обмена; на фиг. 10 то же, сети распространения информации с использованием предлагаемого устройства.

Устройство управления сопряжением абонентов (фиг. 1) содержит блок 1 управления, выполненный в виде процессора 2, памяти 3, узла 4 дешифрации, узла 5 управления и индикации, первого узла 6 сопряжения, таймера 7, второго узла 8 сопряжения, узла 9 управления обменом, узла 10 сопряжения с магистральной шиной и локальной шины 11.

Каждый интерфейсный блок 12-i выполнен в виде первого и второго формирователей 13 и 14 сигнала, первого коммутатора 15, приемника 16 и передатчика 17 данных, второго коммутатора 18, узла 19 управления и индикации и узла 20 сопряжения интерфейсного блока 12-i с магистральной шиной. Блок 21 магистрального обмена содержит приемник 22 и передатчик 23 данных, узел 24 прерывания, формирователь 25 синхросигналов и узел 26 сопряжения блока 21 с магистральной шиной 27.

Кроме того, устройство имеет вход 28 и выход 29 данных, первые информационные входы 30-1 30-N и выходы 31-1 31-N, вторые информационные вход 30-(N + 1) и выход 31-(N + 1).

В блоке 1 управления узел 4 дешифрации имеет вход-выход 32, вход 33 и с первого по восьмой выходы 34-1.34-8. Узел 9 управления обменом имеет вход-выход 35, с первого по третий входы 36-1.36-3, первый и второй выходы 37-1 и 37-2. Узел 10 сопряжения с магистральной шиной 27 имеет первый и второй входы-выходы 38 и 39, первый и второй информационные входы 40-1 и 40-2 и с первого по третий выходы 40-1.41-3.

В каждом интерфейсном блоке 12-i узел 20 сопряжения с магистральной шиной 27 имеет вход-выход 42, первый и второй входы 43-1 и 43-2 и с первого по пятый выходы 44-1.44-5.

В блоке 21 магистрального обмена узел 26 сопряжения с магистральной шиной 27 имеет управляющие выход 45 и вход 46, вход-выход 47, информационные вход 48 и выход 49 синхровход 50.

Узел 4 дешифрации (фиг. 2) содержит элемент 51 И, с первого по пятый дешифраторы 52-1.52-5, регистр 53 управления и индикации и групповой инвертор 54.

Кроме того, узел 4 дешифрации имеет первый и второй входы 55-1, 55-2 элемента 51 И, информационный вход 56 и с первого по шестой выходы 57-1.57-6 первого дешифратора 52-1. Информационный входы 58, первый управляющий вход 59 и с первого по седьмой выходы 60-1.60-7 второго дешифратора 52-2. Первый и второй информационные входы 61-1, 61-2, с первого по четвертый управляющие входы 62-1.62-4, первый групповой информационный выход 63 и с первого по пятый выходы 64-1.64-5 второго группового информационного выхода регистра 53 управления и индикации. Информационный вход 65, первый, второй и третий управляющие входы 66-1, 66-2 и 66-3 третьего дешифратора 52-3, информационный вход 67 и с первого по третий управляющие входы 68-1.68-3 четвертого дешифратора 52-4, а также информационный вход 69 и с первого по третий управляющего входы 70-1.70-3 пятого дешифратора 52-5.

Узел 10 сопряжения с магистральной шиной 27 (фиг. 3) содержит первый и второй шинные формирователи 71 и 72 и имеет входы 73-1.73-3 и выходы 74-1. 74-3 первого шинного формирователя 71. Узел 9 управления обменом (фиг. 4) содержит регистр 75 сдвига передатчика (РСПД), регистр 76 маркера (РМРК), регистр 77 обнаружения маркера (РОМРК), первые элементы 78 и 79 И и И-НЕ, счетчик 80 подкадров в передатчике (СЧПКПД), счетчик 81 кадров в передатчике (СЧКПД), триггер 82 кольца, коммутатор 83, регистр 84 сдвига приемника (РСПМ), первый элемент 85 ИЛИ, вторые элементы 86 и 87 И и ИЛИ, элемент 88 ИЛИ-НЕ, второй элемент 89 И-НЕ, третьи элементы 90, 91 и 92 И, ИЛИ и И-НЕ, счетчик 93 подкадров в приемнике, триггер 94 прерывания, счетчик 95 кадров в приемнике, четвертый элемент 96 И, первый и второй триггеры 97-1 и 97-2.

Передатчик 16 данных интерфейсного блока 12-i (фиг. 5) содержит регистр 98 сдвига передатчика (РСПД), предназначенный для приема информации из канала первого уровня; регистр 99 выдачи (РВЫД), предназначенный для фиксации выходных значений данных к ВУ (в режиме "Основная работа") или выполнения функции источника тела КД (в режиме "Тестирование"), первый и второй элементы 100 и 101 ИЛИ-НЕ, первый и второй элементы 102 и 103 И-НЕ, элементы 104 и 105 контроля четности тела принятого кадра, третий и четвертый элементы 106 и 107 И-НЕ, первый и второй элементы 108 и 109 И, третий и четвертый элементы 110 и 111, триггер 112 и счетчик 113 длины принятого кадра, причем элементы 102, 103, 106, 110, 111, триггер 112 и счетчик 113 контролируют формат принимаемого кадра, а элементы 104, 105, 107, 108 и 109 формируют сигнал ошибки в случае нарушения четности тела кадра, который поступает в узел 19 управления и индикации блока 12-i.

Приемник 17 данных каждого интерфейсного блока 12-i (фиг. 6) содержит элемент 114 (2-2)И-2ИЛИ-НЕ, первый элемент 115 ИЛИ-НЕ, с первого по третий триггеры 116.118 запуска, первый элемент 119 И-НЕ, второй элемент 120 ИЛИ-НЕ, которые предназначены для правильного запуска и остановки всего приемника 17, и четвертый триггер 121 запуска. Счетчик (СЧ) 122, который считает длину кадра и устанавливается от триггеров 116 и 117 запуска. Элемент 123 И, который вырабатывает сигнал сдвига кадра. Элементы 124 и 125 И-НЕ вырабатывающие сигналы записи кадра, формирователь 126 четности (ФЧ), который подсчитывает четность информационных разрядов в данных приемника и записывает полученные значения непосредственно после последнего информационного бита тела кадра. Регистр 127 сдвига приемника (РСПМ), предназначенный для формирования кадра данных (КД) и выдачи его в магистральную шину 27, тела кадра "абонентских бит", представляющих значения битов КД содержит 32 разряда, и состоящий из маркера (5 логических единиц), информации с ВУ (вход 30-1) и "вставок" из логических нулей после каждый четырех "абонентских" бит для обеспечения кодонезависимости данных, элемент 128 И позволяет отключать "данные приемника" от магистральной шины 27 (в режиме "Тестирование").

Узел 20 сопряжения с магистральной шиной 27 блока 12-i (фиг. 7) содержит шинный формирователь 129, постоянное запоминающее устройство (ПЗУ) 130, в котором записаны программы управления БИ 12-i со стороны БУ 1, регистр 131 связи с магистральной шиной 27 (РШИН), который содержит ряд разрядов, управляющих БИ 12-i (доступные из БУ 1 по записи), и ряд разрядов, информирующих БУ 1 о состоянии БИ 12-i (доступных из БУ 1 по чтению).

Узел 24 прерывания (фиг. 8) содержит преобразователь 132 уровня, с первого по третий элементы 133.135 ИЛИ-НЕ, с первого по четвертый триггеры 136.139 ошибки, элемент 140 И.

Узел 26 сопряжения с магистральной шиной 27 блока 21 (фиг. 9) содержит память 141, шинный формирователь 142, регистр 143 индикации, регистр 144 состояний, с первого по седьмой элементы 145.151 ИЛИ-НЕ, с первого по пятый элементы 152.156 И-НЕ, элемент 157 (2-2)И-2ИЛИ-НЕ.

Сеть распространения информации (фиг. 10), поясняющая работу предлагаемого устройства, содержит локальное устройство 158 управления сопряжением абонентов в составе локальных блока 1 управления, интерфейсных блоков 12-1. 12-N и блока 21 магистрального обмена, локальных автоматических телефонных станций 159-1 и 159-2 и локальных абонентов 160-1.160-К, 161, 162-1.162-К, магистральную линию 163 связи, например, волоконно-оптическую, а также удаленное устройство 164 управления сопряжением абонентов в составе удаленных блока 1 управления, интерфейсных блоков 12-1.12-N и блока 21 магистрального обмена, удаленной автоматической телефонной станции 1 и удаленных абонентов 166-1.166-К, 167-1.167-(N 1).

Основными функциями блока 1 управления (БУ) являются:
подключение и отключение блоков 12-1.12-N к абонентским каналам;
перевод каждого интерфейсного блока 12-i (БИ) в режим "локальный шлейф";
подключение блока 21 магистрального обмена (БМО) к магистральному каналу и отключение от него (перевод БМО 21 в режим "локальный шлейф");
контроль работоспособности логических блоков устройства в режиме "основная работа";
самотестирование;
тестирование БИ 12-i и БУ 1;
установление соединения с удаленным аналогичным устройством 164 (фиг. 10);
обмен информацией с БУ 1 удаленного устройства 164 с целью контроля за совместимостью конфигураций взаимодействующих устройств 158 и 164, обеспечения сетевых услуг для операторов устройства, поддержки кадровой синхронизации для БИ 12-1.12-N поддержки прочих функций управления (например, функции тестирования удаленного устройства 164);
выведение на индикацию состояния взаимодействующих устройств 158 и 164 (локального и удаленного);
диалог с подключенной к нему ПЭВМ.

Сложность и многообразие решаемых задач привело к необходимости использовать в качестве основы БУ 1 микропроцессорный комплект, выполненный на БИС серии КР580 (процессор 2, фиг. 1).

В состав базового комплекта серии КР580 входят следующие БИС (на фиг. 1 не показано):
8-разрядный параллельный центральный процессор КР580ВМ80А;
программируемый контроллер прерываний КР580ВН59;
системный контроллер КР580ВК38.

тактовый генератор КР580ГФ24;
программируемый контроллер прерываний КР580ВН59;
программируемый последовательный интерфейс КР580ВВ51А;
программируемый таймер КР580ВИ53;
программируемый интерфейс КР580ВВ55А.

Нагрузочная способность каждого выхода БИС достаточна для подключения одного входа ТТЛ-схем. Выходная емкость информационных и управляющих выводов БИС не более 100 пФ. Температурный диапазон от -10 до +70^оС.

Центральный процессорный элемент КР580ВМ80А является функционально законченным однокристальным параллельным 8-разрядным микропроцессором (МП) с фиксированной системой команд. Возможность аппаратного наращивания разрядности обрабатываемых данных отсутствует, но это и не надо, так как для реализации функций управления достаточно байтового формата.

Данные в микропроцессоре представлены в виде 8-и разрядных (однобайтовых) кодов. Форматы команд могут быть одно-, двух- или трехбайтовыми. Многобайтная команда размещается в последовательно расположенных ячейках памяти, а в первом байте команды всегда указывается код операции. Для управления процессом выполнения программы используется слово-состояние программы.

В микропроцессоре используется пять способов адресации данных;
прямая адрес ячейки памяти, где расположен операнд, указывается во втором и третьем байтах команды;
регистровая в команде задается адрес оперативного регистра или пары регистров;
регистровая косвенная адрес ячейки памяти, где расположен операнд, определяется содеpжимым парного регистра явного или неявного указанного в команде;
непосредственная операнд содержится в команде;
стековая адрес ячейки памяти, содержащей операнд, находится в указателе стека.

По функциональному признаку команды микропроцессора делятся на пять групп:
1. Команды передачи данных из регистра в регистр или память и из памяти в регистр;
2. Арифметические команды: сложения, вычитания, инкремента и декремента;
3. Логические команды: И, ИЛИ, исключающее ИЛИ, сравнение, сдвиги, инвертирование;
4. Команды передачи управления и обработки подпрограмм;
5. Команды ввода/вывода и управления состоянием процесса.

Система команд МП содержит "78" команд, включающих 111 операций.

Анализ функций ММ показывает, что перечисленные выше способы адресации и типовой состав команд, используемых в микропроцессоре, является достаточно удобным для выполнения разнообразных функций, возложенных на устройство.

Время выполнения команды МП зависит от типа команды и составляет от одного до пяти машинных циклов. Длительность машинного цикла может составлять от трех до пяти машинных тактов. Длительность машинного такта равна Т 500 нс. Электрические параметры МП КР580ВМ80А при температуре окружающей среды (+25)^оС.

Выходное напряжение логической единицы, В > 3,7 выходное напряжение логического нуля. В < 0,4 ток потребления от источников питания, мА < 125,0.

Программируемый контроллер прерываний выполнен на БИС КР580ВН59 и реализует до восьми уровней запроса на прерывание с возможностью программного маскирования и изменения дисциплины обслуживания прерываний. Число уровней прерывания может быть расширено до 64. Установка контроллера в исходное состояние и настройка его на определенный режим обслуживания прерываний производится программно.

Основные электрические параметры: выходное напряжение логической единицы, В > 2.4 выходное напряжение логического нуля, В < 0,45 ток потребления, мА < 100 входное напряжение логического нуля, В < 0,45 входное напряжение логической единицы, В > 2,4.

Генератор тактовых импульсов выполнен на БИС КР580ГФ24 и предназначен для синхронизации работы микропроцессора. Генератор формирует тактовые импульсы частотой до 2,5 МГц и амплитудой 12 В, тактовые импульсы амплитудой до 5 В для ТТЛ-схем, а также некоторые управляющие сигналы для микропроцессорной системы.

Для работы генератора необходимо подключение внешнего кварцевого резонатора с частотой колебаний в 9 раз большей, чем частота выходных тактовых импульсов.

Основные временные и электрические параметры: время переднего и заднего фронтов, нс 0-50 ширина импульса, нс > 220 выходное напряжение сигналов тактовых импульсов > 9,4 ток источника питания, мА < 115 напряжение питания, В +5 В, +12 В, 0 В.

Системный контроллер выполнен на БИС КР580ВК38 и предназначен для фиксации слова-состояния МП, выработки системных управляющих сигналов, буферизации шины данных МП и управления направлением передачи данных.

В состав системного контроллера входят: шинный формирователь усилитель, обеспечивающий увеличение нагрузочной способности магистральной информационной шины, регистр для записи и хранения слова-состояния МП, комбинационная схема для формирования выходных управляющих сигналов.

Основные электрические параметры: выходное напряжение L-уровня, В: на шине Д (7-0) < 0,45 на всех других выходах < 0,45 выходное напряжение Н-уровня, В: на шине Д (7-0) > 3,6 на всех других выходах > 2,4. Ток потребления, мА < 190. Нагрузочная способность каждого БИС достаточна для подключения одного входа ТТЛ-схем. Выходная емкость информационных и управляющих выводов БИС не более 100 пФ. Температурный диапазон от -10 до +70^оС.

Программируемое устройство ввода/вывода параллельной информации выполнено на БИС КР580ВВ55А.

Применяется в блоках БУ, БИ, БМО для сопряжения логической части блоков с магистральной шиной устройства.

При обмене информацией между МП и логическим блоками устройства используются каналы А, В, С, подключаемые к блокам, и двухнаправленный буферный регистр данных, подключаемый к магистральной шине 27. Каналы А и В имеют входные и выходные формирователи для выдачи и приема информации от данного логического блока. С внутренней магистралью канал А связан через два восьмиразрядных регистра, а канал В через один восьмиразрядный регистр ввода-вывода. Канал С состоит из двух четырехразрядных подканалов, каждый из которых имеет входной и выходной формирователь и регистр, связанный с внутренней магистралью.

Команды от МП поступают через буферный регистр данных. Узел выбора канала формирует сигналы управления передачи данных. Обмен информацией между МП и блоками устройства происходит по командам ввод-вывод микропроцессора.

Режим работы канала (запись/считывание) задает специальная команда путем засылки кода в регистр управляющего слова до начала основной операции по вводу и выводу информации. Для изменения режима в регистр управляющего слова заносится новый код.

Основные электрические параметры: выходное напряжение логической единицы, В > 2,4 выходное напряжение логического нуля, В < 0,4 ток потребления от источника питания, мА < 60.

Программируемый последовательный интерфейс выполнен на БИС КР580ВВ51А и представляет собой универсальный синхронно-асинхронный приемопередатчик (УСАПП) и предназначен для организации обмена между МП и ВУ в последовательном формате. УСАПП принимает данные с 8-и разрядной шины данных МП и передает их ВУ в последовательном формате, а также получает последовательные данные от ВУ, преобразовывает в параллельную форму и передает в МП.

Обмен данными производится в асинхронном режиме со скоростью передачи до 9,6 Кбит/с или в синхронном до 64 Кбит/с. Длина передаваемых символов составляет от 5 до 8 бит.

Основные электрические параметры: выходное напряжение логической единицы, В > 2,4 выходное напряжение логического нуля, В < 0,4 ток потребления, мА < 80.

Программируемый таймер выполнен на БИС КР580ВИ53 и предназначен для формирования сигналов с различными временными и частотными характеристиками. Таймер имеет три независимых канала, каждый из которых содержит 16-и разрядный вычитающий счетчик, которые работают в двоичном или двоично-десятичном коде с однобайтовыми или двухбайтовыми числами. Скорость счета программно изменяется от 0 до 2 МГц. Установка режима работы таймера производится программно путем записи управляющего слова и начального значения содержимого счетчика таймера с помощью команд вывода. В процессе работы содержимое любого из счетчиков можно прочитать. Каждый из счетчиков таймера может работать в одном из шести режимов: в режиме 0 программируемая задержка, в режиме 1 программный ждущий мультивибратор, в режиме 2 программируемый генератор тактовых сигналов, в режиме 3 генератор прямоугольных сигналов, в режиме 4 программно-управляемый строб, в режиме 5 аппаратно-управляемый строб.

Основные электрические параметры: выходное напряжение логической единицы, В > 2,4 выходное напряжение логического нуля, В < 0,4 ток потребления, мА < 115.

Процессор 2 работает с тактовой частотой 2 МГц. Сигнал тактовой частоты используется таймером 7, первым и вторым узлами 6 и 8 интерфейса.

Локальная шина 11 образуется из сигналов, вырабатываемых процессором 2: 8- и разрядной шины данных, сигналов записи в память (МWR), чтения из памяти (МRD), подтверждения прерывания +(INTA) и 16-и разрядной шины адреса.

Процессор 2 позволяет работать с памятью общим объемом 64 Кб. Для упрощения структуры БУ 1 и программирования все его узлы адресуются как ячейки памяти, выбор одной из которых осуществляет узел 4 дешифрации. Первый дешифратор 52-1 разбивает память на 8 частей по 8 Кб в каждой, причем сигналами с первого.четвертого выходов 57-1.57-4 дешифратора 52-1 выбираются соответственно первый и второй модули ПЗУ, первый и второй модули ОЗУ памяти 3 (на фиг. 1 они не показаны) общим объемом 32 Кб в адресуемом 64 Кбайтном пространстве, сигнал с пятого выхода 57-5 выбирает БИ или БМО, а сигнал с выхода 57-6 активизирует второй дешифратор 52-2, который делит 8 Кб памяти на 8 частей по 1 Кб каждая и вырабатывает на своих выходах 60-1.60-8 сигналы выбора следующих устройств:
60-1 первый узел 6 сопряжения (1УС);
60-2 второй узел 8 сопряжения (2УС);
60-3 ведущий контроллер прерываний процессора 2 (на фиг. 1 не показан);
60-4. 60-6 ведомые контроллеры прерывания процессора 2 (на фиг. 1 не показаны);
60-7 таймер 7;
60-8 регистр 53 управления и индикации.

Для работы с БИ 12-1.12-N и БМО 21 применен страничный метод адресации: номер посадочного места, с которым может работать процессор 2 записывается в регистр 53 управления и индикации. В зависимости от номера с помощью дешифраторов 52-3.52-5 выбирается тот или иной БИ 12-i или БМО 21, позволяя процессору 2 обмениваться с ними через системную шину 27.

Первый узел 6 интерфейса предназначен для организации связи ПЭВМ и БУ 1, построен на базе БИС КР580ВВ51А и буферных усилителей. Скорость обмена БУ ПЭВМ задается программно и равна 9600 бод.

Первый узел 6 интерфейса предназначен для организации связи ПЭВМ и БУ 1, построен на базе БИС КР580ВВ51А и буферных усилителей. Скорость обмена БУ ПЭВМ задается программно и равна 9600 бод.

Второй узел 8 интерфейса предназначен для организации связи БУ БУ, построен на базе БИС КР580ВВ51А, которая программируется на синхронный режим со скоростью приема/передачи равной 62,5 Кбод. Частота синхронизации приема задается сигналом из удаленного БУ 167.

Узел 5 управления и индикации предназначен для управления работой устройства 158 и индикации состояния локального и удаленного БУ1.

Узел 5 содержит: светодиод, "локальное устройство 158 исправно", светодиод "удаленное устройство 164 исправно", светодиод "локальный БУ1 исправен", светодиод "удаленный БУ1 исправен", светодиод "соединение установлено", светодиод "тестирование", тумблер АВТ/РУУН, задающий режим управления устройства; кнопка сброса БУ1 "СБРОС", кнопка инициации и установления соединения с удаленным БУ 164.

Узел 19 управления и индикации БИ 12-i включает следующие элементы: светодиод "локальный БИ1 исправен", светодиод "удаленный БИ1 исправен", светодиод "режим тестирования", кнопка ручного перевода БИ в режим "ТЕСТИРОВАНИЕ", триггер ошибки, формирователь сигнала прерывания для БУ1.

Узел 9 управления обменом (УУО) поддерживает (фиг. 4) протокол взаимодействия локального БУ с удаленным БУ и генерирует сигналы кадровой синхронизации для БИ. Основная часть работы УУО 9 заключается в непрерывном приеме КД из системного канала. Передаваемый и принимаемый КД содержат 32 бита информации, которые можно разбить на 8 тетрад или подкадров. Первая тетрада является маркером начала кадра и содержит 4 единицы. Остальные тетрады составляют тело КД и несут биты данных кадра протокола, синхронизации этих данных и биты, обеспечивающие отсутствие в теле кадра четырех последовательных единиц.

Работа устройства. Рассмотрим функционирование УУО 9. Передаваемый КД потетрадно формируется в РСПД 75 и РМРК 76. Управление работой РСПД 75 производится 2-х разрядным счетчиком подкадров передатчика СЧПКДП 80, на которых поступают сигналы синхронизации передатчика СРD из интерфейса с системным каналом. Каждым четвертым импульсом СРD в счетчике СЧПКПД 80 формируется сигнал ZK записи информации и синхросигнала передатчика второго узла 8 интерфейса в биты Д и С РСПД 75 (формируется очередной октет кадра данных). Через каждые 7 сигналов ZK счетчиком СЧКПД 81 вырабатывается сигнал ZM записи маркера, по которому в РМРК 76 записывается комбинация из четыpех единиц (завершили передачу очередного кадра).

С каждым сигналом СРD производится сдвиг РСПД 75 в сторону младших разрядов и прибавление к СЧПКПД 80 очередной единицы. "Выдвинутый" разряд РСПД 75 тем же сигналом СРD "выдвигается" в РМРК 76. "Выдвинутый" из РСРК 76 разряд поступает в системный канал в виде сигнала "данные передатчика" DPDBU, а также в регистр обнаружения маркера РОМРК 77. При заполнении РОМРК 77 единицами первый элемент И 78 формирует сигнал "кадровый синхронизации передатчика", который через первый элемент 79 И-НЕ поступает БИ 12-i в виде интерфейсного сигнала магистральной шины 27 (-КСIPDi).

Прием битов данных "СРD4 из магистрального канала производится по интерфейсному сигналу "синхронизация выдачи данных" (-СРМ4). Эти сигналы поступают на вход РСПМ 84 через коммутатор 83. В зависимости от значения сигнала РС4 ("режим локального кольца") на вход РСПМ 84 коммутируются либо сигналы с выхода РСПД 75, либо сигналы из магистрального канала.

При обнаружении маркера элементом 78 И формируется сигнал, по которому производится обнуление СЧПКПМ 93, формирование сигнала "кадровой синхронизации приемника", запись начальной константы в таймер 7 и обнуление СЧКДПМ 95.

Двухразрядный СЧПКПМ 93 следит за заполнением РСПМ 84. С каждым четвертым импульсом сдвига СРМ содержимое РСПМ 84 сигналом ZAP переписывается в буферный регистр, выполненный на триггерах 97-1 и 97-2 и к СЧПКПМ 93 прибавляется единица. Сигнал ZAP формируется схемой контроля данных, выполненной на элементах 85.92, в том случае, если отсутствует сигнал "маркер приемника" на выходе элемента 96 И, а содержимое крайних разрядов РСПМ 84 равно "0". Выходы первого 97-1 и второго 97-2 триггеров через выход 37-1 УУСК 9 подключены ко входу второго узла 8 интерфейса, который в соответствии с сигналом на выходе триггера 97-2 накапливает биты сигнала с выхода триггера 97-1. При накоплении байта УИ2 8 формирует сигнал прерывания, по которому процессор 2 производит считывание накопленного байта. Контроль правильности формата КД производится с помощью таймера 7, который перезапускается при обнаружении маркера в РСПМ 84. Если таймер 7 истекает (очередной маркер задержался), то формируется сигнал прерывания, который через триггер 94 управления прерываниями и вход-выход 35 УУО 9 передается на локальную шину 11.

Блок БУ1 может находится в двух режимах: "Основная работа" и "Тестирование".

В режиме "Основная работа" блок БУ 1, подключенный к "своему" каналу первого уровня, установил соединение с удаленным БУ 1 и обменивается с ним служебной информацией, обрабатывает прерывания от БИ 12-i и БМО 21, взаимодействует с подключенной к нему ПЭВМ.

Возможны 2 режима тестирования: "ручной" и "автоматический". В ручном режиме тесты БМО 21, БУ 1 и БИ 12-i инициируются с помощью кнопок на передней панели соответствующих блоков. Каждый тест добавляет свою информацию в конфигурацию устройства.

После получения информации о всех блоках, БУ 1 готов к установлению соединения с удаленным БУ 167. Тесты блоков могут включать подтесты. Например, тест БИ 12-i включает 2 теста: тест БИ в "локальном кольце БИ" и тест БИ в "оптическом кольце БИ".

В ручном режиме тестирования с помощью кнопки на передней панели инициируется текущее множество тестов соответствующего блока. Отдельно тесты можно запускать только с помощью ПЭВМ, подключенной к БУ 1.

В автоматическом режиме тестирования последовательно запускаются базовые наборы тестов всех блоков.

Режим тестирования задается оператором с помощью тумблера АВТ/РУЧН на панели управления БУ 1. Тумблер нужно поставить в требуемое положение до включения питания или до нажатия кнопки "Тест", приводящей к перезапуску БУ 1.

Если при включении питания тумблер АВТ/РУЧН находился в положении АВТ, то будут последовательно запущены Базовые наборы тестов БМО 21, БУ 1 и БИ 12-i, хранящиеся в ПЗУ соответствующих блоков. То есть, в этом случае роль текущих наборов тестов будут играть базовые наборы.

Блок БУ 1 последовательно выполняет следующие действия:
производит тестирование БУ 1, БМО 21 и всех БИ 12-1.12-N, при этом все абонентские каналы и магистpальный канал блокируются;
при успешном тестировании производит разблокирование магистрального канала и установление соединения с удаленным устройством, в результате чего между двумя взаимодействующими устройствами образуется служебный канал связи, по которому они обмениваются конфигурационной и прочей управляющей информацией;
при успешном установлении соединения и успешной проверке на совместимость с конфигурацией удаленного устройства производится разблокирование абонентских каналов и локальное устройство приступает к обслуживанию абонентов.

Если при включении питания тумблер АВТ/РУЧН находился в положении ручн, то устройство переходит в состояние ожидания действий оператора по инициализации тестирования отдельных блоков и по ручной инициализации устройства, которая включает задание текущего набора тестов и ручную настройку режимов БИ 12-1.12N.

Задание текущего набора тестов производится с ПЭВМ, подключенной к БУ 1. Если ПЭВМ не используется, то текущим считается базовый набор тестов.

Интерфейсный блок 12-i сопряжения устройства с ВУ, работающими по "укороченному асинхронному" стыку С2 (RS232С), выполняет следующие функции:
мультиплексирование сигналов данных, поступающих по интерфейсным цепям от асинхронного ВУ, в сигналы данных соответствующего канала первого уровня;
демультиплексирование сигналов данных из канала первого уровня в сигналы данных абонентов асинхронного ВУ.

Число обслуживаемых абонентов (ВУ), например 16, а скорость передачи информации в одну сторону до 9600 бит/с.

Из состава цепей стыка С2 в "укороченный синхронный" стык С2 входят следующие цепи: прерываемые данные от ВУ (вход 30-1 от ВУ, принимаемые данные к ВУ (выход 31-1), готовность абонента (выход 31-1 к ВУ).

Электрические параметры сигналов стыка и временная диаграмма обмена соответствуют ГОСТ 18145-72.

БИ 12-i может находится в одном из трех режимов: "Основная работа", "Тестирование", "Управление".

В режиме "Тестирование" БИ 12-i может работать в подрежимах "локальное кольцо БИ", когда тестовая информация циркулирует внутри БИ и "оптическое кольцо БИ", когда тестовая информация циркулирует в кольце БИ-БМО.

Настройка БИ 12-i на режим "Основная работа" производится программно блоком БУ 1. Для этого последний должен сбросить сигналы "диагностика передачи" (выход 44-2), "диагностика приема" (выход 44-3), "режим кольца" и "режим локального кольца" (выход 44-5) путем записи в соответствующие разряды РШИН 131 логических нулей.

Запуск узла 17 приема производится сигналом из БУ 1. По этому сигналу производится начальная установка счетчика 122 (СЧ) размера кадра и производится запись в РСПМ 127 очередного кадра данных (КД). По каждому сигналу синхронизации передачи в магистральную шину происходит сдвиг содержимого РСПМ 127 на один разряд, а к СЧ 122 прибавляется единица. После выдачи в магистральную шину 27 бита четности кадра данных в РСПМ 127 заносится новый КД (по сигналу счетчика 122).

Первый коммутатор 15 подает на вход РСПМ 127 либо 16 значений данных 10. 115 с входа 30-1 от ВУ (в режиме "Основная работа"), либо 16 значений разрядов выходного регистра (РВЫД) узла 17 передачи 00.015 (в режиме "Тестирование").

Второй коммутатор 18 подключает выход приемника 16 к цепи "данные приемника" канала первого уровня (в режиме "Основная работа"), либо подключает разряд "строб данных" узла 20 входу приемной части БИ (в режиме "Управление" для заполнения регистра 127 сдвига приемника тестовым кадром).

Формирователи 13 и 14 уровней принимаемых (ФПМ) и передаваемых (ФПД) сигналов предназначен для электрического сопряжения уровней сигналов ВУ (стык С2) и уровней сигналов ТТЛ микросхем.

Запуск узла 16 передачи производится сигналом из БУ 1. По этому сигналу начинается заполнение РСПД 98 из цепи данных магистральной шины 27. При обнаружении маркера в пяти старших разрядах РСПД 99 сбрасывается счетчик 113 длины кадра и производится перепись содержимого РСПД 98 в регистр выдачи РВЫД 99. Одновременно результат контроля четности принятого кадра передается в узел 19 управления и индикации. В случае ошибки четности элементы 104 и 105 формируют сигнал контроля, который после фиксации его элементами 108 и 109 поступает на вход узла 19 и далее через узел 20 на магистральную шину 27. Кроме контроля по четности производится контроль формата КД, заключающийся в анализе состояния СЧК 113 в момент обнаружения маркера. Сигнал ошибки формата формируется, если СЧК 113 находится в конечном состоянии, а маркер отсутствует.

БИ 12-i находится в режиме "Управление", если БУ 1 установил в единицу соответствующие биты регистра РШИН 131. В этом режиме блокируется запись в РСПД 98 и РВЫД 99 (то есть блокируются абонентские интерфейсы и интерфейс с магистральной шиной 27) и БИ 12-i реагирует исключительно на управляющие сигналы от БУ 1, поступающие через магистральную шину 27 на регистр РШИН 131. В режиме "Управлениe" производится подготовка перевода БИ 12-i в режим "Тестирование".

БИ 12-i находится в режиме "Тестирование", если хотя бы один из сигналов "режим кольца" и "режим локального кольца" на выходе 44-5 узла 20 не равен логическому нулю. Переход в режим "Тестирование" включает 4 фазы:
снимается сигнал "готовность ВУ", снимается сигнал "абоненты открыты"; снимаются сигналы "пуск передатчика" и "пуск приемника"; в результате передатчик 16 и приемник 17 отключаются (передав и приняв текущий кадp данных);
устанавливаются диагностические сигналы в РШИН 131; в результате происходит отключение БИ 12-i от магистральной шины 27 подключение его к БУ 1 через РШИН 131;
сигналами диагностики передатчика 16 производится побитное заполнение РСПД 98 тестовым кадром (ТК);
включается подрежим "оптического кольца" или "локального кольца", для чего БУ 1 через РШИН 131 устанавливает режим кольца и режим локального кольца; при этом код с выхода РВЫД 99 через первый коммутатор 15 поступает на вход РСПМ 127;
снимаются соответствующие диагностические сигналы в РШИН 131 и устанавливаются сигналы пуска приемника 17 и передатчика 16; в результате начинается циркуляция ТК внутри БИ 12-i (в подрежиме "локального кольца") или в кольце БИ БМО (в подрежиме "оптического кольца).

Через определенный интервал времени БУ 1 снова включает диагностические сигналы, останавливая тем самым циркуляцию тестового кадра. БУ 1 производит побитное считывание результатов тестирования, которые сравниваются изначально заданным ТК.

Блок 21 магистрального обмена (БМО) предназначен для мультиплексирования-демультиплексирования множества электрических каналов передачи данных от/к N БИ 12-1.12-N в магистральный, например, оптический канал.

Приемник 22 и передатчик 23 блока 21, работающие непосредственно на магистральный канал и формирователь 25 синхросигналов, выполнены согласно авт.св. СССР N 1688430, кл. Н 04 В 10/12, 1989.

Узел 24 прерывания (фиг. 8) по командам из БУ 1, поступающим через узел 26 сопряжения с магистральной шиной 27, выдает с выхода элемента 140 И сигнал прерывания в БУ 1 в случае ошибки в проходящей через приемник 22 и передатчик 23 информации, либо в случае ошибки в самом БМО 21.

Узел 26 сопряжения магистральной шиной 27 под воздействием управляющих сигналов, формируемых элементами 145.157 по командам из БУ 1, передает в последний через магистральную шину 27 информацию либо о принимаемых и передаваемых данных, либо о состоянии БМО 21.

Предложенное решение является эффективным, гибким, модульным, совместимым с большинством существующих стандартных интерфейсов, легко наращивается и будет отвечать растущим требованиям. По сравнению с прототипом оно представляет возможность использовать различные среды передачи данных, обеспечивает минимальную задержку, надежность передачи информации и предлагает полное управление процессом передачи.

Применение предлагаемого устройства в составе сети распространения информации позволяет существенно сократить расход медных кабелей, времени монтажа и увеличить производительность сети в целом.

Изобретение относится к вычислительной технике и может быть использовано для управления сопряжением абонентов. Изобретение позволяет расширить функциональные возможности устройства и повысить надежность управления сопряжением. Эффект достигается использованием блока управления, интерфейсных блоков и блока магистрального обмена, связанных между собой через магистральную шину. Блок управления содержит процессор, память, узел дешифрации, узел управления и индикации, два узла сопряжения, узел управления обменом, таймер, узел сопряжения с магистральной шиной, каждый интерфейсный блок содержит приемник данных, передатчик данных, два формирователя сигнала, два коммутатора, узел управления и индикации, узел сопряжения с магистральной шиной, блок магистрального обмена содержит приемник данных, передатчик данных, узел прерывания, формирователь синхросигналов, узел сопряжения с магистральной шиной. 10 ил.

УСТРОЙСТВО УПРАВЛЕНИЯ СОПРЯЖЕНИЕМ АБОНЕНТОВ, содержащее блок управления, вход-выход которого соединен двусторонней связью с магистральной шиной, соединенной двусторонними связями с интерфейсными блоками группы, блок магистрального обмена, соединенный двусторонней связью с магистральной шиной, синхровыход блока магистрального обмена соединен через магистральную шину с синхровходами блока управления и интерфейсных блоков группы, информационные входы и выходы которых и блока магистрального обмена являются информационными входами и выходами устройства, каждый интерфейсный блок содержит приемник данных и передатчик данных, блок магистрального обмена содержит приемник данных, вход которого соединен с информационным входом блока, передатчик данных, выход которого соединен с информационным выходом блока, и формирователь синхросигналов, отличающееся тем, что первый и второй выходы блока управления соединены с магистральной шиной, а блок управления содержит процессор, память, узел управления и индикации, первый и второй узлы сопряжения, узел сопряжения с магистральной шиной, таймер, узел управления обменом, узел дешифрации, соединенные двусторонними связями с локальной шиной, выходы узла дешифрации соединены с входами процессора, памяти, узла управления и индикации, первого и второго узлов сопряжения, таймера, узла сопряжения с магистральной шиной, вход-выход которого соединен с входом-выходом блока, а выходы соединены с вторым выходом блока и входами узла управления обменом, выходы которого соединены с входами узла сопряжения с магистральной шиной и первого узла сопряжения, выход которого соединен с входом узла управления обменом, вход и выход второго узла сопряжения соединены с информационными входом и выходом блока, синхровход которого соединен с одноименным входом узла сопряжения с магистральной шиной, каждый интерфейсный блок дополнительно содержит первый и второй формирователи сигнала, первый и второй коммутаторы, узел управления и индикации, узел сопряжения с магистральной шиной, вход-выход и синхровход которого являются входом-выходом и синхровходом блока, а выходы соединены с входами первого и второго коммутаторов, приемника данных, передатчика данных, узла управления и индикации, выход которого соединен с входом узла сопряжения с магистральной шиной, вход первого формирователя сигнала соединен с информационным входом блока, а выход соединен с входом первого коммутатора, выход которого соединен с входом приемника данных, выход которого соединен с входом второго коммутатора, выходы которого соединены с входами узла сопряжения с магистральной шиной и передатчика данных, выходы которого соединены с входами узла управления и индикации, первого коммутатора и второго формирователя сигнала, выход которого является информационным выходом блока, блок магистрального обмена содержит дополнительно узел прерывания и узел сопряжения с магистральной шиной, вход-выход которого является входом-выходом блока, а выходы соединены с синхровыходом блока, входами узла прерывания и передатчика данных, выход которого соединен с входом узла прерывания, выходы формирователя синхросигналов соединены с входами узла сопряжения с магистральной шиной, передатчика данных и приемника данных, выходы которого соединены с входами узла сопряжения с магистральной шиной и узла прерывания, выход которого соединен с входом узла сопряжения с магистральной шиной.