Устройство для сопряжения двух электронных вычислительных машин Советский патент 1990 года по МПК G06F13/00 

Изобретение относится к автоматике и вычислительной.технике и может быть использовано для сопряжения .устройств, выходяит-х на различные интерфейсь;, в частности на интерфейс типа системной шины персональной ЭВМ i. на интерфейс типа общей шины ЭВМ QM1420.

Цель изобретения - повышение быстродействия обмена между ЭВМ.

На фиг,1 представлен., блок-схема устройства; на Лига2 - функциональная схема первого блока дешифраторов; на фиг.З - функциональная схема первого блока прерываний; на фиг.4 - функциональная схема первого блока прямого доступа; на Лиг.5 - функциональная схема второго блока дешифраторов; на фиг.6 - функциональная схема второго блока прерываний; на фиг.7-функ- - циональная схема второго блока прямого доступа; на фиг.8 - функциональная схема узла синхронизации.

На блок-схеме (фиг.1) представлены устройство 1 связи с первой ЭВМ и устройство 2 связи с BTOpoii ЭВМ.

Устройство 1 связи с нерпой ЭВМ содержит первый блок 3 магистральных приемопередатчиков, второй блок 4 интерфейсных приемников, первый блок

С5

о

СП 1чЭ 4

«1.

,

5 интерфейсных передатчиков, четвертый блок 6 интерфейсных приемников, третий блок 7 интерфейсных передатчиков, первый блок 8 дешифраторов, первый реггистр 9 данных, второй регистр 10 состояний, регистр 11 кома первый блок 12 прерьшаний, первый бл 13 прямого доступа.

Устройство 2 связи с второй ЭВМ содержит второй блок 14 магистральных приемопередатчиков, первый блок 15 интерфейсных приемников, второй блок 16 интерфейсных передатчиков, третий блок 17 интерфейсных приемников, четвертый блок 18 интерфейсных передатчиков, второй блок 19 дешифраторов, второй регистр 20 данных, первый регистр 21 состояний, третий блок 22 магистральных приемопередатчиков, коммутатор 23, регистр 24 адреса, счетчик 25 слов, четвертый блок 26 магистральных приемопередатчиков, второй блок 27 прерываний, второй блок 28 прямого доступа.

Кроме того, на блок-схеме .(фиг.1) обозначены первый 29, второй 30,, третий 31, четвертый 32, пятый 33 выходы блока 13, вход 34 записи блока 13,группа режимных входов 35 блока 13, первый вход 36 запроса обмена блока 13, группа информационных входов 37 блока 13, первьм вход 38 направления обмена блока 13, второй вход 39 направления обмена блока 13, первый вход 40 запроса обмена блока 28, второй вход 41 запроса обмена блока 28, первый выход 42 блока 28, первая группа информационных входов 43 блока 28, второй вькод 44 блока 28, третий выход 45 блока 28, чет вертьй выход 46 блока 28, группа выходов 47 синхронизации общей шины блока 28, вход 48 окончания обмена блока 28, вторая группа информационных входов 49 блока 28, группа входов 50 разрешения передачи блока 28, вход 51 сброса блока 13, второй вход 52 запроса обмена блока 13, группа входов 53 стробирования блока 28, вход 54 готовности блока 28. Устройство 1 предназначено для сопряжения с системой шины ЭВМ RC1840. Устройство 2 связи предназначено для сопряжения с общей шиной ЭВМ СМ1420.

Первый блок 8 дешифраторов (фиг.2 предназначен для дешифрации базового адреса устройства со стороны первой

10

5

0

5

0

5

0

5

ЭВМ и вьработки сигналов обращения ко всем регистрам и узлам устройства 1 связи. Блок 8 содержит дешифратор 55 базового адреса, дешифратор 56 команд, элемент ИЛИ 57, элемент ИНЕ 58 и 59, элементы НЕ 60-62, элементы И-НЕ 63-66, элементы ИЛИ-НЕ 67-71. Дешифратор 55 базового адреса дешифрирует старшие разряды шины адреса и в случае совпадения его с адресом устройства формирует на своем выходе потенциал,, который разрешает работу дешифратора 56 команд, на который поступают младшие разряды адреса и сигналы записи и чтения через элементы И-НЕ 58 и 59, элемент НЕ 60. На выходе элемента И-НЕ 59 формируется сигнал, который через выход блока 8 поступает на разрешающий вход блока 3. Сигналы обращения к регистрам в режиме прямого доступа формируются на выходах элементов ИНЕ 63-66 и поступают на входы элементов 1ШИ-НЕ 67-70. На выходе элемента 1ШИ-НЕ 67 формируется строй записи в регистр младшего байта данных, а на выходе элемента ИШЬНЕ 68 - строб записи в регистр старшего байта данных (оба эти регистра изображены на фиг.1 как один регистр 9 данных). На выходах элементов ИЛИ-НЕ 69 и 70 формируются сигналы чтения младшего и старшего байтов данных, которые поступают на блок 4. Первый блок 12 прерываний (фиг.З) предназначен для управления обменом данными в режиме прерываний. Блок 12 содержит триггеры 72-75, элементы И-НЕ 76-78, элемент ИЛИ 79 и элемент И 80. В блоке 12 происходит запоминание запросов прерывания, возникающих при различных условиях, и при наличии маски разрешения прерывания вырабатывается запрос .прерывания к первому интерфейсу. Запросы, которые запоминаются в блоке 12 сбрасываются после чтения регистра 10 состояния данного.интерфейсного блока.

Первый блок 13 прямого доступа (фиг.4) предназначен для управления обменом данными в режиме прямого доступа. Блок 13 содержит триггеры формирователи (одновибраторы) , 86-89 импульсов, элементы ИЛИ 90-92, элементы НЕ 93 и 94, элементы И 95 - 100. Блок 13 вырабатывает на своем первом выходе сигналы запроса прямо5160524

го доступа к первой ЭВМ,а также сигналы запроса прямого доступа к второй ЭВМ (устройство 2) на своем третьем выходе.

Второй блок 19 дешифраторов (фиг.5) предназначен для дешифрации базового адреса устройства со стороны второй ЭВМ и выработки сигналов обращения ко всем регистрам и блокам уп- .Q равления устройства 2 связи с второй ЭВМ. Кроме того, блок 19 формирует сигнал Синхронизация исполнителя. Блок 19 содержит наборное поле 101 адреса, схему 102 сравнения, ,5 одновибратор 103, дешифратор 104 команд и триггер 105. Схема 102 сравнения осуществляет сравнение старших разрядов адреса второго интерфейса с адресом, зашитым с помощью 20 перемычек в наборном поле 101 адресов. Схема 102 стробируется сигналом Синхронизация задатчика, поступающим через один из первых входов блока 19. В случае совпадения 25 адресов на выходе схемы 102 сравнения появляется сигнал, запускающий одновибратор 103, на выходе которого появляется импульс, поступающий на дешифратор 104,, на вход которо- зо го поступают младшие разряды шины адреса и сигнал кода операции с второго интерфейса. На выходе дешифратора 104 формируются сигналы записи и чтения регистров устройства, длительность которых определяется дпи- тельностью импульса с выхода одно- вибратора 103.По заднему фронту этого импульса устанавливается триггер 105, что приводит к установке сигнала Синхронизация исполнителя на втором выходе блока 19. Этот сигнал удерживается до сброса сигнала Синхронизация задатчика на первом входе блока 19..с

Второй блок 27 прерываний (фиг.6) предназначен для управления обменом данными с вторым интерфейсом в режиме прерываний. Блок 27 содержит триггеры 106-109, элементы НЕ 110 - 50 112, элементы И-НЕ 113-122, элементы ИЛИ-НЕ 123 и 124, элемент И-ИЛИ-НЕ 125, элемент И 126, диод 127, кон- денсатор 128, наборное поле 129 вектора прерывания. На элемент 123 поступают запросы на прерывание, возникающие при различтгх условиях. При, наличии маски разрешения прерывания на входе элемента И-НЕ 114 запрос

35

в

ге ме ро но

.Q ,5 20 25 зо с

0

5

16

прерывания с выхода элемента 123 нрохо тит через, элементы И-НЕ 114,НЬ 110 и элемент И-НЕ 117 и поступает через третий выход блока 27 и далее через блок 22 на шину запроса прерывания второго интерфейса. Запрос прерывания на щине запроса сохраняется до тех пор, пока от второго интерфейса не поступит сигнал разрешения прерывания, который через вход блока 27 проходит на входы элементов НЕ 111 и 112 и элемента И-НЕ 119. После прихода сигнала разрешения прерывания на выходе элемента И-НЕ 122 появится сигнал подтверждения выборки и сбросится сигнал запроса прерывания на выходе элемента И-НЕ

117.После сброса сигнала разрешения прерывания на входе блока 27 сбрасывается сигнал подтверждения прерывания на выходе элемента И-НЕ 122 и устанавливаются сигналы прерывания

и Занято на выходе элемента И-НЕ

118.Вместе с этим сигналом с выхода блока 27 через коммутатор 23 и блок 14 на второй интерфейс передается вектор прерывания устройства , хранящийся на наборном поле 129 вектора прерывания. Если устройство не требует прерывания, то сигнал разрешения прерывания, поступающий на вход блока 27, транслируется следующему устройству через элемент И-НЕ 121 и выход блока 27. Диод 127 и конденсатор 128 служат для задержки фронта распространения сигнала разрешения прерывания.

Второй блок 28 прямого доступа (фиг.7) предназначен для выработки управляющих сигналов обмена данными в режиме прямого доступа. Блок 28 содержит узел 130 синхронизации, узел 131 формирования сигналов общей шины, таймер 132 и элемент И 133.

Узел 130 синхронизации предназначен для обеспечения взаимодействия в режиме прямого доступа с устройством 1 связи с первой ЭВМ и для выработки сигналов управления регистрами устройства I2 связи с второй ЭВМ

Узел 130 содержит (фиг.8) триггеры 134-138, дешифратор 139, элементы И 140 и 141, элементы ИЛИ 142 - 144, элемент НЕ 145, группы формирователей 146-148 импульсов. Узел 131 формирования сигналов с общей шиной предназначен для обеспечения

взаимодействия с второй ЭВМ в режиме прямого доступа.

Таймер 132 предназначен для выработки сигнала ошибки в случае, если в течение заданного времени после вьщачи второй ЭВМ сигнала синхронизации (синхронизации задатчика) устройство не получит ответный сигнал синхронизации (синхронизация исполнителя) .

Устройство работает следующим образом.

В исходном состоянии каящое устройство связи подключено к ЭВМ как контроллер внешнего устройства,сбрасывается и программируется соответствующей ЭВМ.

После этого каждая из ЭВМ может в любой момент времени инициировать операцию ввода или вывода информации (чтение или запись), при этом невозможно одновременное выполнение двух операций, а возможные конфликты решаются на программном уровне.

Каждая операция обмена под программным управлением состоит из следующей последовательности действий.

ЭВМ, инициирующая операцию (ЭВМ- зада тчик) , посредством программного прерывания сообщает другой ЭВМ (ЭВМ-исполнитель) об инициации операции обмена, направлении передачи и режиме передачи. Это происходит путем записи управляющей информации в регистр 11 команд устройста 1 связи с первой ЭВМ или путем записи аналогичной информации в регистр 21 состояний устройства 2 связи с второй ЭВМ. Часть разрядов регист1эа 11 команд используется для управления работой блока 12 прерываний и блока 13 прямого доступа, а другая часть разрядов через блок 7 интерфейсных передатчиков, блок 17 интерфейсных приемников поступает в устройство 2 связи и используется там для управления работой блока 27 прерываний и блока 28 прямого доступа, а также поступает на регистр 21 состояний, который является программно-доступным регистром ЭВМ-партнера. В свою очередь, часть разрядов регистра 21 состояний используется для управления работой устройства 2 связи, а другая часть через блоки 18 и 6 поступает в устройство 1 связи и используется там для управления работой блока 12 прерываний и блока 13 прямого доступа, а также поступает на регистр 10 состояний, который является программнодоступным регистром другой ЭВМ. Таким образом, в процессе работы каждая ЭВМ имеет возможность контролировать состояние интерфейсного блока ЭВМ-партнера.

Если ЭВМ-задатчик инициирует вывод данных, то предварительно в регистр данных (9 или 20) программно должно быть занесено первое слово (два байта) данных.

ЭВМ-исполнитель, проанализировав полученную управляющую информацию, считывает из регистра данных устройства слово данных, если ЭВМ-задатчик инициировала вывод, или записывает в регистр данных устройст- ства слово, если ЭВМ-задатчик инициировала ввод.

После этого ЭВМ-исполнитель посредством программного прерывания

сообщает другой ЭВМ о завершении своего цикла обмена с устройством. Это происходит путем записи бита запроса прерывания в регистр 11 или 21, который, пройдя через блок 7 или 18 и

блок 17 или 6, поступает на блок 27 или 12 прерываний, который осуществляет прерывание своей ЭВМ,

ЭВМ-задатчик, проанализировав полученную управляющую информацию, на

полняет свою часть цикла обмена (считывание или запись в регистр данных) и вновь вызывает программное прерывание другой ЭВМ,

Прекращение операции передачи данных под программным управлением может произойти по инициативе любой из ЭВМ. Размер массива данных, передаваемого под программным управлением, не ограничивается,

Каждая операция обмена в режиме прямого доступа состоит из следующей последовательности действий. Сначала ЭВМ-задатчик записывает в устройст- ВО СВЯЗИ управляющую информацию, если ЭВМ подключена к устройству 2 связи, или осуществляет программирование контроллера прямого доступа к памяти, если эта ЭВМ подключена к уст- ройству 1 связи. Эта информация опре деляет начальный адрес связанного с данной операгчей участка памяти этой же ЭВМ и,размер блока данных, который следует передать. Эти данные записываются в регистр 24 адреса и счечик 25 слов соответственно.

Затем ЭВМ-задатчик посредством прграммного прерывания сообщает другой ЭВМ об инициации операции обмена, направлении передачи данных и режиме передачи. Одновременно устройства 1 и 2 связи подготавливаются к выполнению операций прямого доступа.

ЭВМ-исполнитель, проа нализировав полученную информацию, записывает в устройство связи управляющую информацию, которая определяет начальный адрес связанного с требуемой операцией участка памяти этой же ЭВМ и размер блока данных, который следует передать. Затем ЭВМ-исполнитель переводит свое устройство связи в состояние операции прямого доступа. Запуск операции прямого доступа производится путем записи соответствующего управляющего слова в регистры 11 или 21. После этого устройство вьтолняет передачу данных. Обращения к памяти с обеих сторон производятся по прямому доступу без участия процессоров. По окончании передачи данных вырабат тываются запросы на прерывания обеих ЭВМ.

Прекращение операции передачи данных в режиме прямого доступа происходит при переполнении счетчика 25 слов или счетчика длины массива данных, либо при обнаружении программной или аппаратной ошибки.

Формула изобретения

1, Устройство для сопряжения двух электронных вычислительных машин (ЭВМ), содержащее три блока магистральных приемопередатчиков, четыре блока интерфейсных приемников, четыре блока интерфейсных передатчиков, два блока дещифраторов, два регистра данных, два регистра состояния и коммутатор, причем первая группа информационных входов-выходов первого блока магистральных приемопередатчиков является группой входов- выходов устройства для подсоединения к шинам данных первой ЭВМ, группа информационных входов-выходов второго блока магистральных приемопередатчиков является группой входов- выходов устройства для подсоединения к шинам данных второй ЭВМ, выходы первого и второго регистров данных

соединены соответственно с входами первого и второго блоков интерфейсных передатчиков, выходы первого блока интерфейсных передатчиков соединены с информационными входами первого блока интерфейсных приемников, выходы второго блока интерфейсных передатчиков соединены с инфор- |Q мационными входами второго блока интерфейсных приемников, выходы третьего и четвертого блоков интерфейсных передатчиков соединены соответственно с информационными входами 5 третьего и четвертого блоков интерфейсных приемников, первая и вторая группы информационных входов коммутатора соединены соответственно с выходами первого блока интерфейсных 20 приемников и с группой информационных выходов первого регистра состояния, выходы коммутатора соединены с инфор м.ттцюитштми входами второго блока магистральных прнемопередат- 25 чикоч, информациоиньн выходы которого соединены с инс юрмаииоиными входами второго регистра данных и пер- иого регистра- состоя}ыя, первая группа входов первого блока дешифра- 0 торов является группой входов устройства для соединения с адресными шинами первой ЭВМ, первый выход первого блока дешифраторов сое ршен с разрешающим входом первого блока магистральных приемопередатчиков, вторая группа информационных входов-выходов которого соединена с группой выходов второго блока интерфейсных приемников, группой информационных 0 входов первого регистра данных и

группой информационных выходов второго регистра состояния, вход разряда запроса обмена которого соединен с выходом четвертого блока интерфейс- 5 ных приемников, второй выход первого блока дешифраторов соединен с разрешающим входом второго блока интерфейсных приемников, синхровхода- ми первого регистра данных и второ- 0 ° регистра состояния, группа информационных входов-выходов третьего блока магистральных приемопередатчиков является группой входов-выходов устройства для подсоединения к шинам 5 синхронизации и режима второй ЭВМ, первый информационный выход второго блока дешифраторов соединен с входом синхронизации третьего блока магистральных приемопередатчиков, выход

5

синхронизации и режима которого соединен с первым входом второго блока дешифраторов , второй выход которого соединен с входом разряда сии- хронизации первого регистра состояния и входом направления передачи коммутатора, отличающееся тем, что, с целью повышения быстродействия обмена между ЭВМ, в устрой- ство введены блока прямого доступа, два блока прерывания, регистр д ;оманд, счетчик слов, регистр адреса, четвертый блок магистральных приемопередатчиков, причем первьй выход первого блока прямого доступа является выходом устройства для подсоединения к шине запроса прямого доступа первой ЭВМ, второй выход первого блока прямого доступа соединен с входом разряда признака передачи второго регистра состояния, третий выход первого блока прямого доступа соединен с входом запроса прямого доступа третьего блока интерфейсных передатчиков, четвертый выход первого блока прямого доступа соединен с первым входом сброса первого блока пре рываний, второй вход сброса которого соединен с входом записи перво- го блока прямого доступа и подсоеди- нен к второму выходу первого блока дешифраторов, вторая группа входов которого объединена с группой режимных входов первого блока прямого до- ступа, которые являются группой входов устройства дпя подсоединения к шинам режима прямого доступа первой ЭВМ, выход первого блока прерывания является выходом устройства дпя подсоединения к шине Запрос прерывания первой ЭВМ, первый выход четвертого блока интерфейсных приемников соединен с первым входом запроса прерывания первого блока прерываний и с первым входом запроса обмена первого блока прямого доступа, группа выходов второго блока интерфейсных приемников соединена с группами информационных входов первого блока пря- мого доступа и регистра команд, син- хровход которого соединен с вторым выходом первого блока дешифраторов, первый выход регистра команд.соединен с информационным входом третьего блока интерфейсных передатчиков, с входом разрешения прерывания первого блока прерываний, с первым входом направления обмена первого блока пря0

5

5 0 5 0 5 0

мого доступа, в.торой вход направления обмена которого соединен с вторым выходом регистра команд,первый выход третьего блока интерфейсных при- приемников соединен с первым входом запроса обмена второго блока прямого доступа, входом второго блока прерываний и с входом разряда запроса обмена первого регистра состояния, второй выход третьего блока интерфейсных приемников соединен с вторым входом запроса обмена второго блока прямого доступа, первый выход второго блока прямого доступа соеДи- нен с входом запроса прямого доступа четвертого блока интерфейсных передатчиков, группа информационных входов которого объединена с первой группой информационных входов второго блока прямого доступа, с первой группой информационных входов четвертого блока магистральных приемопередатчиков, первой группой информационных входов второго блока прерывания и подсоединена к группе информационных выходов первого регистра состояния, второй выход второго блока прямого доступа соединен с входом синхронизации второго регистра данных, с входами прибавления единицы счетчика слов и регистра адреса, третий выход второго блока прямого доступа соединен с входом разряда готовности первого регистра состояния, четвертый выход второго блока прямого доступа соединен с входом

наличия запроса второго блока ПрерыI

вания, группа выходов синхронизации общей шины второго блока прямого доступа соединена с группой входов синхронизации и направления передачи

соответственно третьего блока и чет- I

вертого магистральных приемопередатчиков, выход переполнения счетчика слов соединен с входом окончания обмена второго блока прямого доступа, группа информационных выходов счетчика слов подсоединена к третьей груп- группе информационных входов коммутатора, четвертая группа информационных входов которого объединена с второй группой информационных входов четвертого блока магистральных приемопередатчиков и подсоединена к

группе информационных выходов регистра адреса, группа информационных входов которого объеди-

йена с Второй группой информационных входов второго блока прямого доступа и подсоединена к группе информационных выходой второго блока -магистраль тлх приемопередатчиков, группа выходов вектора прерывания второго блока прерываний подсоединена к пятой группе информационных входов коммутатора, второй информационный выход . второго блока дешифраторов соединен с входами синхронизации счетчика слов, регистра адреса и с входом установки второго блока прерываний, выход запроса прерывания второго блока прерываний соединен с входом разряда готовности первого регистра состояний, выход разрешения второго блока соединен с входами разрешения третьего блока магистральных приемопередатчиков и коммутатора, группа выходов разрешения передачи третьего блока магистральных приемопередатчиков соединена с группами входов разрешения передачи второго блока прямого доступа и второго блока прерываний, группа информационных выходов четвер вертого блока магистральных приемопередатчиков соединена с группой информационных входов второго блока дешифраторов, третий выход первого блока дешифраторов соединен с входом сброса первого блока прямого доступа, пятый выход которого соединен с вторым входом запроса прерывания первого блока прерываний и с разрядом признака получения команды второго регистра состояния, второй вы ход четвертого блока интерфейсных приемников соединен с вторым входом запроса обмена первого блока прямого доступа, вход разрешения которого соединен с третьим выходом регистра команд, группа выходов синхронизации второго блока дешифраторов соединена с группой входов стро- бирования второго блока прямого доступа, выход переполнения регистра адреса соединен с входом готовности втррого блока прямого доступа,группа входов счетчика слрв соединена с группой выходов второго блока ма- гистральных приемопередатчиков,вторая группа входов-выходов четвертого блока магистральных приемопередатчиков является группой входов-выходов устройства для подключения к шине адреса второй ЭВМ.

2. Устройство по П.1, отличающееся тем, что первый блок прямого доступа содержит шесть , элементов И, три элемента ИЛИ, два элемента НЕ, пять триггеров, четыре одновибратора, при этом выход первого элемента И соединен с входом первого триггера, вход установки Q которого соединен с выходом второго элемента И, выход третьего элемента И соединен с синхровходами первого и второго триггеров, выход первого элемента ИЛИ соединен с синхро- 15 входами третьего и четвертого триггеров, прямой выход третьего триггера соединен с первым входом второго элемента ИЛИ, инверсный выход четвертого триггера соединен с первым за- 20 пускающим входом второго одновибратора и с первым входом третьего элемента И, второй вход которого соединен с информационными входами первого и второго триггеров, с входами 25 сброса третьего и четвертого триггеров и подсоединен к инверсному выходу пятого триггера, выход второго одновибратора подсоединен к второму входу второго элемента ИЛИ, 30 выход которого соединен с синхровхо- дом пятого триггера, вход сброса которого соединен с выходом четвертого элемента И и с входом первого элемента НЕ, вьосод которого соединен с 5 первыми входами пятого и шестого элементов И, прямой выход первого триггера соединен с вторым входом пятого элемента И, выход которого соединен с входом установки второго триг- 0 гера, прямой выход которого соединен с входом третьего одновибратора, выход которого соединен с первьм входом третьего элемента ИЛИ, второй вход которого соединен с выходом ше- 5 стого элемента И, выход четвертого одновибратора соединен с входом сброса второго триггера, первые входы первого, второго и четвертого элементов И объединены меящу собой и соеди- 0 йены с входом записи первого блока прямого доступа, первый информационный вход группы которого соединен с BTOjpbiM входом второго элемента И и входом второго элемента НЕ, выход 5 которого соединен с вторым входом

первого элемента И, третий вход тре-| тьего элемента И объединен с вторым запускающим входом второго одновибратора и подсоединен к первому входу

запроса обмена первого блока прямого доступа, nejJBbiH и второй входы направления обмена которого подсоединены соответственно к информационным входам четвертого и третьего триггеров, грзттпа режимных входов первого блока прямого доступа соединена с входами первого элемента ИЛИ, второй вход запроса обмена и вход сброса i первого блока прямого доступа соединены соответственно с входом установки пятого триггера и с входом четвертого одновибратора, второй и третий иН(11Ормационные входы группы перво- го блока прямого доступа соединены соответственно с вторым входом четвертого элемента И и вторым входом шестого элемента И, объединенного с третьим входом пятого элемента И, первьй, второй, третий, четвертый и пятый выходы первого блока прямого доступа соединены соответственно с прямым выходом второго триггера,прямым выходом первого триггера, выхо- дом третьего элемента ИЛИ, выходом второго элемента ИЛИ и прямым выходом пятого триггера.

3. Устройство, по п. 1, отличающееся тем, что второй бло прямого доступа содержит узел синхронизации, узел формирования сигналов общей шины, таймер и элемент И, при этом первый и второй входы запроса обмена второго блока прямого доступа соединены с входами запроса передачи байта и признака разрешения готовности узла синхронизации, первая групп информационных входов блока соединена с входами направления передачи узла синхронизации, вход завершения процедуры которого соединен с входом окончания обмена блок, вторая груп- пл информационных входов которого соединена с входами инициализации и начала, цикла узла синхронизации, пер вый, второй, третий и четвертый входы стробирования узла синхронизации соединены с группой входов стробирования блока, вход готовности которо- го соединен с входом подготовки обмена узла синхронизации, группа входов разрешения передачи блока соединена с входами разрешения прямого доступа, признака Занято, признака окон чания узла формирования сигналов общей шины, вход признака окончания узла фopм фoвaния сигналов обще шины объединен с первым установочным входом таймера и пятым входом стробирования узла синхронизации, первый выход блока соединен с выходом элемента И, Второй выход блока соединен с первым и вторым выходом прибавления единицы и выходом строба записи узла синхронизации, третий выход блока соединен с первым и вторым выходами готовности передачи узла синхронизации, четвертвый выход блока соединен с выходом ошибки и с выходом запроса Прерывания узла синхронизации группа выходов синхронизации общей шины блока соединена с первым, вторым, третьим, четвертым выходами узла формирования сигналов общей шины, первый выход таймера соединен с входом тактирования узла синхронизации, второй выход таймера соединен с первым входом элемента И, второй вход которого соединен с выходом запроса узла синхронизации, первый, второй и третий выходы сброса узла синхронизации соединены с входами сброса узла формирования сигналов общей шины, пятый выход узла формирования сигналов общей шины соединен с входом пуска таймера и соединен с выходом синхронизации группы общей шины блока, шестой выход узла формирования сигналов общей шины соединен с входом Занято узла синхронизации и подсоединен к выходам синхронизации общей шины блока,причем узел синхронизации содержит дешифратор, пять триггеров, два элемента И, три элемента ИЛИ, элемент НЕ,три группы формирователей импульсов, при этом вхо-ды инициализации цикла, начала цикла и первый вход стробирования узла синхронизации соединены с первым, вторым и третьим входами дешифратора, вход направления пере- дачи узла синхронизации соединен с четвертым входом дешифратора, первым входом первого элемента И и первыми информационными входами формирователей импульсов первой и второй групп, вход занятости узла синхронизации соединен с вторым информационным входом соответствующего формирователя импульсов второй группы, разрешаюи им входом соответствующего формирователя импульсов первой группы и пятым входом дешифратора, первый, второй, третий, четвертый и пятый выходы которого соединены соответственно с установочным входом и

входом сброса первого триггера, вторым входом первого элемента И, первым входом первого элемента ИЛИ и входом сброса второго триггера, пер- въй выход соответствующего формирователя импульсов первой группы соединен с синхровходами первого и третьего триггеров, инверсный выход второго триггера соединен с ижЬормаци- онным входом первого триггера, входом сброса формирователей импульсов первой группы и первым входом второго элемента ИЛИ, выход которого соединен с входом сброса третьего триг , гера, установочный вход которого соединен с выходом первого элемента И, прямой выход третьего триггера соединен с первым выходом сброса узла синхронизации и с входом элемента НЕ выход которого соединен с вторым входом, ;первого элемента ИЛИ, выход которого соединен с выходом запроса узла синхронизации, первый выход готовности передачи которого соединен с пря- мым выходом первого триггера, второй и третий информационные входы формирователя импульсов первой группы соединены соответственно с входом э;апроса передачи байта и входом за- вершения процедуры узла синхронизации, второй вход стробирования которого соединен с синхровходом четвертого триггера и с первым входом второго элемента И, выход которого со- единен с входом сброса пятого триггера, инверсный выход которого соединен с выходом запроса прерывания узла синхронизации, прямой выход второго триггера соединен с информацион- ным входом четвертого триггера,, прямой выход которого соединен с вторым входом второго элемента И и соединен с вторым выходом готовности передачи

узла, второй выход формирователя импульсов первой группьт соединен с синхровходами второго и пятого три г- геров, третий выход формирователя импульсов первой группы соединен с первым входом прибавления единицы узла синхронизации, входы признака разрешения готовности и подготовки обмена узла синхронизации соединены с первым и вторым информационными входами формирователей импульсов третьей группы, первый и второй выходы которых соединены с установочным входом второго триггера и с выходом ошибки узла синхронизации, третий стробирую щий вход которого соединен с первым стробирующим ВХОДОМ формирователя импульсов Третьей группы, второй стро- бирующий вход которого объединен со стробирующим входом формирователей импульсов второй группы и подсоедине к входу тактирования узла синхронизации, вход завершения процедуры узла синхронизации соединен с третьими информационными входами формирователей импульсов второй группы, первый и второй выходы которых соединены соответственно с вторым выходом прибавления единицы и с вторым выходом сброса узла синхронизации, четвертый стробирующий вход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с третьим выходом соответствующего формирователя импульсов второй группы, четвертый, выход которого соединен с вторым входом второго элемента ИЛИ и с третьим выходом сброса узла синхронизации, выход третьего элемента ИЛИ.соединен с выходом стробирования записи узла синхрони- за1Ц1и.

bv

Фиг.З

Изобретение относится к автоматике и вычислительной технике и может быть использовано для сопряжения устройств, выходящих на различные интерфейсы, в частности на интерфейс типа системной шины персональной ЭВМ ЕС1840 и интерфейс типа общей шины ЭВМ СМ1420. Целью изобретения является повышение быстродействия обмена между ЭВМ. Устройство содержит устройство связи с первой ЭВМ и устройство связи с второй ЭВМ. Устройство связи с первой ЭВМ содержит блок магистральных приемо-передатчиков, два блока интерфейсных передатчиков, два блока интерфейсных приемников, блок дешифраторов, регистр состояний, регистр команд, блок прямого доступа. Устройство связи с второй ЭВМ содержит два блока магистральных приемо-передатчиков, два блока интерфейсных передатчиков, блок дешифраторов, регистры данных и состояний, коммутатор, регистр адреса, блок прерываний, блок прямого доступа. 2 з.п. ф-лы, 8 ил.

Фиг Л

-т

Щиг.Ь

т

72

68