Изобретение относится к вычислительной технике и может быть использовано при построении системы управления объектов новой техники и в составе сложных систем управления ЭВМ различных классов.
Целью изобретения является повышение достоверности функционирования за счет запоминания состояния устройства при сбое и возвратов к ошибочно выполненным командам для многократно вложенных последовательностей команд.
На фиг. 1 представлена функциональная схема устройства; на фиг. 2 показан пример блок-схемы микропрограммы работы устройства.
Устройство содержит два регистра 1, 2 информации, вершины магазина, три счетчика 3-5 магазина, индекса, базы, три триггера 6-8 режима, признака последнего кода, записи, четыре мультиплексора 9-12 информации, режима, признака последнего кода, следа, сумматор 13, три блока 14-16 памяти магазина, следа, информации, микропрограммный автомат 17 внутреннего управления, вход 18 информации устройства, вход 19 логического условия режима восстановления ошибочной команды устройства, выходы 20 информации устройства, выход 21 индикации режима восстановления ошибочной команды устройства, входы логических условий 22 подтверждения выдачи операции, 23 подтверждения индикации завершения цикла, 24 приема операции, 25 требования выдачи операции, 26 запрета выдачи операции, выходы 31 приема признаков выдачи операции, 30 приема кода операции, 28 правильного и 29 неправильного завершения цикла управления, 27 выдачи операции, вход 32 тактовых импульсов устройства, выходы 33-52 микропрограммного автомата 17, выходы 53, 54 и 55 триггеров соответственно записи, признака последнего кода и режима.
Блок-схема микропрограммы работы устройства содержит микрокоманду 56 начального состояния ожидания и анализа сигнала с входа 24, 25 или 26, микропрограмму 57 или 60, 61-63 выдачи информации на выходы 20, признака режима на выход 21, сигналов индикации 30 приема кода операции, 27 выдачи операции и ожидания логического условия с входа 22, микропрограмму 57 или 60, 58, 59, 62, 63 повторной выдачи на выходы 20 ранее неправильно выполненной команды, признака режима на выход 21, сигналов индикации 30 приема кода операции, 27 выдачи операции и ожидания логического условия с входа 22, микропрограмму 64, 62, 63 выдачи при "нулевом" признаке режима на выходы 20 одной (включая последнюю) операции последовательности, определенной ранее принятым входным кодом операции, сигналов на выход 31 индикации приема признака выдачи операции и на выход 27 индикации выдачи операции, а также ожидания логического условия на входе 22, микропрограмму 64-66 успешного окончания формирования последовательности выходных управляющих кодов формирование сигналов на выходах 28, 31 и ожидание поступления сигнала с входа 23, микропрограмму 67, 68, 66 реакции устройства на правильное выполнение ранее неправильно выполненной операции формирование сигналов на выходах 28, 31 и ожидание сигнала с входа 23, микропрограмму 69, 70, 72 успешного окончания формирования последовательности выходных управляющих кодов формирование сигналов на выходах 29, 31 и ожидание сигнала с входа 23, микропрограмму 69, 71, 72 неуспешного окончания повторно выданной операции (ранее запомненной неправильно выполненной операции) формирование сигналов на выходах 29, 31 и ожидание сигнала с входа 23.
Микропрограммный автомат 17 внутреннего управления может реализовать блок-схему алгоритма, представленную на фиг. 2, различными схемными средствами. Ряд вариантов структур внутреннего автомата 17 управления представлен на фиг. 3-6.
На фиг. 3 представлен автомат микропрограммного типа с естественным следованием микрокоманд, безусловными, условными переходами и ветвлением. Он содержит регистр 81 микрокоманд, блок 82 памяти микрокоманд, группу 83 элементов ИЛИ, мультиплексор 84 адреса, регистр 85 адреса микрокоманд, сумматор 86, регистр 87 условий, элементы И 78, 79, 88, элемент НЕ 80, мультиплексор 89 условий, вход 90 логической "1", микроприказы 73 управления мультиплексором 89, 74 выбора источника адреса микрокоманд, 75 чтения кода регистра 87 условий, 76 + (1) к коду адреса предыдущей микрокоманды, 77 поля адреса безусловного перехода.
На фиг. 4 представлен автомат микропрограммного типа с безусловными переходами и ветвлением. Он содержит регистр 91 микрокоманд, блок 92 памяти микрокоманд, группу 93 элементов ИЛИ, регистр 94 условий, элемент И 95, мультиплексор 96 условий.
На фиг. 5 представлен автомат регистрового типа, который содержит элементы ИЛИ 97-114, элементы НЕ 115-118, элементы И 119-134, шифратор 135, триггеры 136-169.
На фиг. 6 представлен автомат микропрограммного типа с безусловными и условными переходами. Он содержит элемент НЕ 170, регистр 171, блок 172 памяти микрокоманд, регистр 173, элемент ИЛИ 174, элементы И 175-180.
Рассмотрим работу устройства в соответствии с блок-схемой алгоритма, представленной на фиг. 3. В начальном состоянии 56 устройство может находиться сколь угодно долго, ожидая появления одного из инициативных сигналов логических условий с входа 24, 25 или 26. Состояние 56 содержит для реализации автомата 17 в соответствии со структурой, представленной на фиг. 3, "нулевой" код поля 77 адреса регистра 81, код поля 73, определяющий подключение признака режима 55 через мультиплексор 89 к элементу И 88 (т.е. анализ признака режима), "единичные" микроприказы 74-76, остальные микроприказы пассивные. До появления сигнала с входа 24, 25 или 26 и если признак 55 "нулевой", то "нулевой" выходной сигнал элемента И 88 управляет подключением к адресным входам блока 82 памяти через мультиплексор 84 и элементы ИЛИ 83 кода "нулевого" поля 77, соответственно которому из блока 82 читается и записывается в регистр 81 код того же самого состояния. В регистр 85 при этом записывается код поля 77 плюс единица, т.е. 0 01. Каждый тактовый сигнал при этом обновляет (постоянное) содержимое регистров 81 и 85. При наличии одного из логических условий 24, 25 или 26 код регистра 87 вписывается в нулевой" код поля 77 и образует адрес ветвления, в соответствии с которым в регистр 81 записывается одно из трех состояний, а в регистр 85 записывается код адреса ветвления плюс единица. Если до появления сигнала с входа 24, 25 или 26 признак 55 "единица", то устройство по очередному тактовому сигналу из состояния 56 переходит в промежуточное состояние (на фиг. 2 не показано), в котором в регистре 85 устанавливается код 0 010, а в регистре 81 код, имеющий поле 77 "нулевое", микроприказы 74, 75 "нулевые", микроприказ 76 "единичный", остальные микроприказы пассивные. Из этого промежуточного состояния автомат возвращается в состояние 56. В этом случае (при признаке 55, равном единице) в состоянии 56 средствами логики (элементы ИЛИ 83) выполняется конкатенация кода регистра 87 с кодом регистра 85 (0 001). Если код регистра 87 "нулевой", то автомат 17 переходит в промежуточное состояние, если код регистра 87 не "нулевой", то в регистр 81 записывается одно из трех состояний ветвления, а в регистр 85 код адреса ветвления плюс два. Пусть, например, условия закреплены за адресом блока 82 памяти следующим образом: 26 младший разряд (третий), 25 средний разряд (четвертый), 24 старший разряд (пятый). Два младших разряда регистра 85 остаются младшими разрядами адреса независимо от кода регистра 87. Таким образом, в зависимости от значения признака 55 и входного условия автомат переходит из состояния 56 в одно из пяти состояний.
Для реализации автомата 17 в соответствии со структурой, представленной на фиг. 4, состояние 56 содержит "нулевой" код поля адреса регистра 91, подключенного к первым входам элементов ИЛИ 93, "единичный" микроприказ чтения регистра 94, код поля управления мультиплексором 96 таким, что определяет выбор (и анализ) признака 55, и "единичный" микроприказ анализа состояния 53 триггера 8 через элемент И 95. До появления сигнала с входа 24, 25 или 26 вне зависимости от значения условий 53, 55 устройство остается в состоянии 56, так как в блоке 92 памяти по адресам 0 0ХХ записаны одинаковые коды микрокоманд, определяющие состояние 56. При наличии одного из логических условий устройство переходит в состояние 57, 60, 64, 67, 69 путем чтения из блока 92 памяти соответствующей микрокоманды.
Для реализации автомата 17 в соответствии со структурой, представленной на фиг. 5, состоянию 56 соответствует "единичное" состояние триггера 136, а также триггера 153, которое формирует разрешение на первых входах элементов И 132-134. С приходом одного из логических условий на вход 24, 25 или 26 осуществляются для сигнала с входа 24 анализ условия 53 и установка в "единицу" одного из триггеров 137 или 138, для сигнала с входа 25 анализ условия 55 и установка в "единицу" одного из триггеров 142 или 146, для сигнала с входа 26 установка в "единицу" триггера 149.
Для реализации автомата 17 в соответствии со структурой, представленной на фиг. 6, состояние 56 содержит единицу только в разряде регистра 171, подключенном к первым входам элементов И 178-180. После прихода одного из сигналов на вход 24, 25 или 26 осуществляется переход в соответствующее состояние 57, 60, 64, 67, 69.
Сигнал, приходящий на вход 24, сопровождает задание, поступающее на входы 18 и переводит устройство из состояния выполнения микрокоманды 56 в зависимости от состояния триггера 8 к микрокоманде 57 или микрокоманде 60. При выполнении микрокоманды 60 на соответствующем выходе устройства формируется сигнал 30 подтверждения приема задания с входов 18, микроприказы 33 (управляет подключением через мультиплексор 9 входов 18) и 34 управляют записью кода задания в регистр 1, микроприказ 39 управляет подключением признака режима с входа 19 к входу триггера 6, а микроприказ 38 записью в триггер 6, микроприказ 41 сбрасывает в "ноль" код счетчика 4 (в начальном состоянии счетчик 4 в "нуле"). Микрокоманда 57 выполняется в целом аналогично микрокоманде 60, дополнительно микроприказ 44 управляет записью кода регистра 2 в счетчик 5 (при этом микроприказы 46, 47 определяют подключение через мультиплексор 12 выходов регистра 2 к входам счетчика 5). Пусть, например, в исходном состоянии регистр 2 содержит "нулевой" код, триггер 8 установлен в "единицу". Кроме того, микрокоманды 57 и 60 одинаково анализируют состояние 55 триггера 6.
Для реализации автомата 17 в соответствии с фиг. 3 "единичный" выход 55 триггера 6 через мультиплексор 89 поступает на второй вход элемента И 88, на первом входе которого установлен "единичный" микроприказ 74. С выхода элемента И 88 значение признака режима управляет мультиплексором 84, определяя источник адреса следующей микрокоманды.
Для реализации автомата 17 в соответствии с фиг. 4 "единичный" выход 55 триггера 6 через мультиплексор 96 поступает на второй вход элемента ИЛИ младшего разряда группы 93 элементов ИЛИ, на первый вход которого с соответствующего выхода регистра 91 подается "нулевое" значение младшего бита адреса. Таким образом, в зависимости от значения признака режима устанавливается четный или нечетный адрес следующей микрокоманды.
Для реализации автомата 17 в соответствии с фиг. 5 выходной сигнал элемента ИЛИ 99 в зависимости от значения признака режима проходит через элемент И 122 или 123 и устанавливает в "единицу" триггер 156 или 157 и затем 139 или 140.
Для реализации автомата 17 в соответствии с фиг. 6 сигнал "единичного" выхода 55 триггера 6 определяет значение одного разряда регистра 173 и тем самым тот или иной код следующей микрокоманды.
В зависимости от значения признака режима осуществляется переход к микрокоманде 61 ("нулевой" режим) или 58 ("единичный" режим). При выполнении микрокоманды 58 микроприказ 52 управляет чтением из ячейки памяти блока 16, адрес которой определяется кодом регистра 1 (т.е. код счетчика 4 "нулевой"), микроприказы 46, 47 управляют подключением выходов блока 16 памяти через мультиплексор 12 к входам счетчика 5, а микроприказ 44 управляет записью кода в счетчик 5. Одновременно с выполнением микрокоманды 58 формируется следующая микрокоманда 59. При выполнении микрокоманды 59 под управлением микроприказа 50 выполняется чтение информации из блока 15 памяти под адресу, установленному предыдущей микрокомандой в счетчике 5, и запись (под управлением микроприказа 43) считанного кода в счетчик 4, микроприказ 49 устанавливает в "ноль" триггер 8 записи. Одновременно с выполнением микрокоманды 59 формируется следующая микрокоманда 62. При выполнении микрокоманды 61 микроприказ 42 увеличивает на единицу код счетчика 4, микроприказ 45 увеличивает на единицу код счетчика 5, микроприказ 49 устанавливает в "ноль" триггер 8 записи. При выполнении микрокоманды 62 микроприказ 35 увеличивает на единицу код счетчика 3, микроприказ 52 управляет чтением информации из блока 16 памяти (по адресу, определяемому суммой кодов регистра 1 и счетчика 4), а микроприказ 40 управляет записью считанного приказа последнего кода в триггер 7 (при этом микроприказ 39 управляет подключением (М + 1)-го разряда блока 16 памяти через мультиплексор 11 к информационному входу триггера 7). При выполнении микрокоманды 63 микроприказ 37 управляет записью (по адресу, установленному в счетчике 3 предыдущей микрокомандой 62) в блок 14 памяти выходных кодов регистра 1, счетчика 5, триггера 6 и триггера 7. Кроме того, микроприказ 52 управляет чтением информации из блока 16 памяти на выходы 20 устройства, микроприказ 27 формирует на соответствующем выходе признак выдачи операции, микроприказ 50 управляет записью кода счетчика 4 в блок 15 по адресу, определяемому кодом счетчика 5. Устройство ожидает прихода на вход 22 логического условия подтверждения выдачи операции. До тех пор, пока этот сигнал не станет "единичным", устройство находится в состоянии выполнения микрокоманды 63. Если на входе 22 установлен "единичный" сигнал, то осуществляется возврат в микрокоманде 56. Устройство опять ожидает поступления одного из инициативных сигналов (с входа 24, 25 или 26).
Если опять приходит сигнал на вход 24 (сопровождая новое задание, вложенное в предыдущее), то устройство при "нулевом" признаке режима на входе 19 опять выполняет микропрограмму 57 или 60 и затем 61-63, а при "единичном" признаке режима микропрограмму 57 или 60 и затем 58, 59, 62, 63, работая аналогично описанному за исключением того, что при выполнении микрокоманды 57 микроприказ 44 не изменяет содержимого счетчика 5 (не переписывает в него код регистра 2), так как триггер 8 находится в "нулевом" состоянии он установлен в "ноль" микрокомандой 61 (при "нулевом" режиме) или микрокомандой 59 (при "единичном" режиме) в предыдущем цикле выполнения микропрограммы 57, 61-63.
Новые задания могут поступать произвольное число раз, их количество ограничено только разрядностью соответствующих регистров 1, 2 и счетчиков 3, 4, 5 и объемом блоков 14, 15 памяти.
Сигнал, приходящий на вход 25 (аналогично сигналу с входа 24) переводит устройство в зависимости от значения признака режимы 55 в состояние 64 (при "нулевом" признаке режима) или 67 (при "единичном" признаке режима). При выполнении микрокоманды 64 микроприказ 42 увеличивает на единицу код счетчика 4, микроприказ 36 уменьшает на единицу код счетчика 3, микроприказ 31 формирует на соответствующем выходе сигнал приема признаков выдачи операции. Кроме того, микрокоманда 64 выполняет анализ признака 54 последнего кода, в зависимости от значения которого осуществляется переход к микрокоманде 62 в случае "нулевого" признака последнего кода (предыдущий код, выданный на выходы 20 не был последним) или 65 в случае "единичного" признака последнего кода. При переходе к микрокоманде 62 устройство работает аналогично описанному. При выполнении микрокоманды 65, микроприказ 49 устанавливает триггер 8 в "ноль", микроприказ 37 управляет чтением информации из блока 14 памяти по адресу, определяемому кодом счетчика 3, микроприказы 34, 44, 38, 40 управляют записью считанной информации соответственно в регистр 1, счетчик 5, триггеры 6 и 7, а микроприказы 33, 39 и 46, 47 управляют подключением считанной информации к входам соответствующих приемников информации. При выполнении микрокоманды 66 микроприказ 51 управляет записью кода счетчика 5 в регистр 2, микроприказ 50 управляет чтением информации из блока 15 памяти по адресу, определяемому кодом счетчика 5, микроприказ 43 управляет записью информации, считанной из блока 15 памяти, в счетчик 4, микроприказ 28 формирует на соответствующем выходе признак правильного завершения цикла управления. В состоянии 66 устройство может находиться сколь угодно долго, ожидая сигналы с входа 23 подтверждения индикации завершения цикла, после прихода которого устройство возвращается в состояние 56. При выполнении микрокоманды 67 микроприказ 36 уменьшает на единицу код счетчика 3, микроприказ 31 формирует на соответствующем выходе сигнал приема признаков выдачи операции. При выполнении микрокоманды 68 микроприказ 37 управляет чтением информации из блока 14 памяти по адресу, определяемому кодом счетчика 3, микроприказы 34, 44, 48, 40 управляют записью считанной информации соответственно в регистр 1, счетчик 5, триггеры 6 и 7, а микроприказы 33, 39 и 46, 47 управляют подключением считанной информации к входам соответствующих приемников информации. После микрокоманды 68 устройство переходит к выполнению микрокоманды 66 и затем работает согласно описанному.
Сигнал, приходящий на вход 26, переводит устройство в состояние 69. При выполнении микрокоманды 69 микроприказ 48 устанавливает в "единицу" триггер 8, микроприказ 36 уменьшает на единицу код счетчика 3, микроприказ 41 сбрасывает в "ноль" счетчик 4, микроприказ 31 формирует на соответствующем выходе сигнал приема признаков выдачи операции. Кроме того, микрокоманда 69 выполняет анализ признака режима 55, в зависимости от значения которого устройство переходит в состояние 70 ("нулевой" режим) или 71 ("единичный" режим). При выполнении микрокоманды 70 микроприказ 52 управляет записью кода счетчика 5 в блок 16 памяти по адресу, определяемому кодом регистра 1 (код счетчика 4 "нулевой"), микроприказ 37 управляет чтением информации из блока 14 памяти по адресу, определяемому кодом счетчика 3, микроприказы 34, 44, 38, 40 управляют записью этой информации соответственно в регистр 1, счетчик 5 и в триггеры 6, 7, а микроприказы 33, 39 и 46, 47 управляют подключением считанной из блока 14 информации к входам соответствующих приемников. При выполнении микрокоманды 71 выполняются чтение информации из блока 14 памяти и запись ее в регистр 1, счетчик 5 и в триггеры 6, 7 аналогично тому, как это выполняется микрокомандой 70. При выполнении микрокоманды 72 микроприказ 50 управляет чтением информации из блока 16 памяти, микроприказ 43 управляет записью этой информации в счетчик 4, микроприказ 29 формирует на соответствующем выходе сигнал неправильного завершения цикла управления. В этом состоянии 72 устройство может находиться сколь угодно долго, ожидая логическое условие подтверждения индикации завершения цикла с входа 23. После прихода этого сигнала устройство возвращается в состояние 56.
название | год | авторы | номер документа |
---|---|---|---|
УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ | 1991 |
|
RU2042190C1 |
МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ | 1991 |
|
RU2042189C1 |
УСТРОЙСТВО УПРАВЛЕНИЯ | 1991 |
|
RU2046395C1 |
УСТРОЙСТВО УПРАВЛЕНИЯ | 1991 |
|
RU2049347C1 |
УСТРОЙСТВО УПРАВЛЕНИЯ | 1991 |
|
RU2046396C1 |
Процессор для мультипроцессорной системы | 1985 |
|
SU1295410A1 |
Устройство для обработки данных | 1987 |
|
SU1513443A1 |
Устройство микропрограммного управления | 1990 |
|
SU1815636A1 |
Микропрограммный процессор | 1985 |
|
SU1275457A1 |
ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО | 1991 |
|
RU2037215C1 |
Изобретение относится к вычислительной технике и может быть использовано при построении систем управления и в составе сложных систем управления ЭВМ различных классов. Целью изобретения является повышение достоверности функционирования за счет запоминания состояний устройства при сбое и возвратов к ошибочно выполненным командам для многократно вложенных последовательностей команд. Устройство содержит два регистра, три счетчика, три триггера, четыре мультиплексора, сумматор, три блока памяти и микропрограммный автомат внутреннего управления. На каждый код входной информации (задания) устройство формируется последовательностью выходных управляющих кодов. Устройство воспринимает и обрабатывает многократно вложенные задания, придерживаясь скобочной дисциплины. В режиме управления устройство идентифицирует и запоминает сбойное состояние управления, в режиме анализа восстанавливает сбойное состояние управления. Устройство обменивается информацией с устройством управления верхнего уровня и управляет исполнительным устройством в асинхронном режиме в принятом стандарте сопряжения. Отличительными особенностями структуры устройства является использование трех блоков памяти для хранения информации различного вида. 6 ил.
УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ, содержащее триггер признака последнего кода, триггер режима, регистр информации, счетчик индексов, блок памяти информации, микропрограммный автомат внутреннего управления, причем K-й разряд информационного выхода блока памяти информации подключен соответственно к K-му разряду выхода управляющей информации устройства, выход B-го разряда регистра информации подключен к B-му разряду первого входа сумматора, выход B-го разряда которого подключен к B-му разряду адреса блока памяти информации, ( где M разрядность выхода управляющей информации устройств, C разрядность регистра информации), тактовый вход и входы логических условий с первого по седьмой микропрограммного автомата внутреннего управления подключены соответственно к тактовому входу устройства, к выходам триггера режима и триггера признака последнего кода, к входам логических условий подтверждения выдачи операции, подтверждения завершения цикла, приема кода операции, требования выдачи операции, запрета выдачи операции устройства, выходы микропрограммного автомата внутреннего управления с первого по одиннадцатый подключены соответственно к входу записи регистра информации, к синхровходам триггеров режима и признака последнего кода, к входам "+1" и "Запись" счетчика индекса, к входу записи данных блока памяти информации и к выходам индикации приема признаков выдачи операции, индикации приема кода операции, индикации правильного завершения цикла управления, индикации неправильного завершения цикла управления и индикации выдачи операции устройства, отличающееся тем, что, с целью повышения достоверности функционирования за счет запоминания состояний устройства при сбое и возвратов к ошибочно выполеннным командам для многократно вложенных последовательностей команд, в него введены триггер записи, мультиплексор информации, мультиплексор режима, мультиплексор признака последнего кода, мультиплексор следа, счетчик магазина, счетчик базы, регистр вершины магазина, блок памяти магазина и блок памяти следа, причем B-й разряд информационного входа устройства подключен к B-му разряду первого информационного входа мультиплексора информации, выход B-го разряда которого подключен к соответствующему разряду информационного входа регистра информации, D-й разряд где H разрядность счетчика индекса) информационного входа счетчика индекса подключен к соответствующему разряду информационного выхода блока памяти следа, D-й разряд информационного входа которого и D-й разряд второго входа сумматора подключены к соответствующему выходу счетчика индекса, (M + 1)-й разряд информационного выхода блока памяти информации подключен к первому входу мультиплексора признака последнего кода, первый информационный вход мультиплексора режима подключен к входу логического условия режима восстановления ошибочной команды устройства, выход триггера режима подключен к выходу индикации режима восстановления ошибочной команды устройства, P-й разряд где N разрядность регистра вершины магазина, счетчика базы и адреса блока памяти следа) информационного выхода регистра вершины магазина подключен к соответствующему разряду первого информационного входа мультиплексора следа, второй информационный вход которого подключен к информационному выходу блока памяти информации, выход мультиплексора следа подключен к информационному входу счетчика базы, выход P-го разряда которого подключен к соответствующему разряду информационных входов регистра вершины магазина и блока памяти информации, адресного входа блока памяти следа и первого информационного входа блока памяти магазина, второй и третий информационные входы которого подключены к выходам соответственно триггеров режима и признака последнего кода, B-й разряд четвертого информационного входа блока памяти магазина подключен к выходу соответствующего разряда регистра информации, входы адреса блока памяти магазина подключены к выходам счетчика магазина, P-й разряд первого выхода блока памяти магазина подключен к соответствующему разряду третьего информационного входа мультиплексора следа, второй и третий выходы блока памяти магазина подключены к вторым информационным входам соответственно мультиплексора режима и мультиплексора признака последнего кода, B-й разряд четвертого информационного выхода блока памяти магазина подключен к соответствующему разряду второго информационного входа мультиплексора информации, восьмой вход логических условий микропрограммного автомата внутреннего управления подключен к выходу триггера записи, выходы с двенадцатого по двадцать пятый микропрограммного автомата внутреннего управления подключены соответственно к входу управления мультиплексора информации, входам "+1" и "-1" счетчика магазина, к входу "Запись-чтение" блока памяти магазина, к соединенным между собой входам управления мультиплексоров режима и признака последнего кода, к входу сброса в "0" счетчика индекса, к входам "Запись " и "+1" счетчика базы, к управляющим входам мультиплексора следа, к входам установки в "0" и в "1" триггера записи, к входу "Запись-чтение" блока памяти следа, к входу записи регистра вершины магазина.
Авторское свидетельство СССР N 1424551, кл | |||
Приспособление для точного наложения листов бумаги при снятии оттисков | 1922 |
|
SU6A1 |
Авторы
Даты
1995-08-20—Публикация
1991-10-08—Подача