УСТРОЙСТВО ДЛЯ РАСПОЗНАВАНИЯ ИЗОБРАЖЕНИЙ ПО ИХ КОНТУРАМ Российский патент 1996 года по МПК G06K9/00 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для автоматического распознавания изображений в системах технического зрения роботов, автоматического наведения и автоматизированного контроля в условиях случайной ориентации относительно отображаемых объектов.

Известно устройство для выделения контура изображения, содержащее матрицу ячеек обработки изображения, каждая из которых состоит из элемента памяти, фотоприемного элемента, первого элемента И, первый вход которого соединен с выходом фотоприемного элемента, а выход подключен к входу элемента памяти, элемент И-НЕ, входы которого соединены с соответствующими фотоприемными элементами смежных ячеек, а выход подключен ко второму входу первого элемента И [1]
Это устройство имеет невысокую точность.

Наиболее близким к изобретению является устройство, содержащее преобразователи оптических сигналов в электрические, информационные входы которых являются информационными входами устройства, а выходы подключены к информационным входам соответствующих узлов обработки изображения, установочные входы которых являются установочным входом устройства, первые и вторые выходы соответственно первыми и вторыми выходами устройства. Данное устройство выполнено также в виде матрицы узлов (ячеек) обработки изображений, каждая из которых состоит из элемента памяти, выход которого является первым выходом устройства преобразователя оптических сигналов в электрические (фотоприемного элемента), первого, второго и третьего элементов И, элемента НЕ, элемента И-ИЛИ и элемента И-НЕ.

Данное устройство имеет невысокие точность и надежность выделения контура изображения объекта.

Целью изобретения является повышение точности и надежности устройства путем выделения дополнительных информативных признаков изображения и их идентификации с соответствующими эталонными.

Это достигается тем, что оно содержит генератор импульсов, установочный вход которого подключен к первому установочному входу устройства, первый коммутатор, управляющий вход которого соединен с выходом генератора импульсов, а информационные входы с вторыми информационными выходами соответствующих узлов обработки изображения, первый счетчик, счетный вход которого подключен к выходу генератора импульсов, элемент И, входы которого соединены с выходом первого счетчика, а выход с установочным входом первого счетчика, второй счетчик, установочный вход которого подключен к первому установочному входу устройства, а счетный вход к выходу элемента И, первый и второй коммутаторы, управляющие и первые информационные входы которых подключены к выходу первого коммутатора, а вторые информационные входы к выходам соответственно первого и второго счетчиков, группу регистров, первые управляющие входы которых соединены с соответствующими вторыми выходами соответствующих первого или второго коммутаторов, а информационные входы с соответствующими первыми выходами, вторые управляющие входы с вторым выходом соответствующего регистра соответствующих коммутаторов, вычислительный блок, информационные входы которого подключены к выходам соответствующих регистров группы, элемент ИЛИ, входы которого соединены с выходом вычислительного блока, элемент задержки, вход которого подключен к первому установочному входу устройства, первый блок сравнения, первый установочный вход которого соединен с первым установочным входом устройства, второй установочный вход является вторым установочным входом устройства, первый управляющий вход соединен с выходом элемента ИЛИ, второй управляющий вход с выходом элемента задержки, первый информационный вход с выходом вычислительного блока, второй и третий информационный входы являются соответственно вторым и третьим информационными входами устройства, второй блок сравнения, первый установочный вход которого подключен к первому установочному входу устройства, второй установочный вход является третьим установочным входом устройства, первые информационные входы подключены к соответствующим выходам первого блока сравнения, первый выход является третьим информационным выходом устройства, а второй выход является управляющим выходом устройства.

Кроме того, вычислительный блок содержит первую группу вычитателей, информационные входы которых являются информационными входами блока, первую группу умножителей, входы которых соединены с выходами соответствующих вычитателей первой группы, вторую группу вычитателей, входы которых подключены к выходам соответствующих умножителей первой группы, вторую группу умножителей, входы которых соединены с выходами соответствующих вычислителей второй группы, делитель, входы которого подключены к выходам соответствующих умножителей второй группы, а выход является выходом блока.

Первый блок сравнения содержит группу элементов И, первый и второй входы которых являются соответственно первым управляющим и вторым установочным входами блока, группу коммутаторов, управляющие входы которых соединены с выходами соответствующих элементов И группы, а информационные входы являются первым информационным входом блока, группу элементов И-НЕ, первые входы которых подключены к управляющему блоку, а вторые входы к второму установочному входу блока, первую группу регистров, первые управляющие входы которых подключены к выходам соответствующих элементов И-НЕ, вторые управляющие входы к выходам соответствующих элементов И, а информационные входы к соответствующим выходам соответствующих коммутаторов группы, вторую группу регистров, первые управляющие входы которых соединены с выходом соответствующего элемента И-НЕ, вторые управляющие входы с выходом соответствующего элемента И, а информационные входы являются вторым информационным входом блока, группу вычитателей, первые входы которых подключены к первому информационному входу блока, а вторые входы к выходам соответствующих регистров первой группы, группу компараторов, первые входы которых соединены с выходами соответствующих вычитателей, а вторые входы с выходами соответствующих регистров второй группы, группу счетчиков, управляющие входы которых являются вторым управляющим входом блока, счетные входы которых подключены к выходам соответствующих подгрупп коммутаторов группы, а выход является информационным выходом блока.

Второй блок сравнения содержит первый и второй коммутаторы, соответствующие информационные входы которых соединены между собой и являются первым информационным входом блока, причем последний информационный и управляющий входы второго коммутатора соединены между собой, первый компаратор, первый и второй входы которого подключены соответственно к выходу первого и первому выходу второго коммутаторов, элемент НЕ, вход которого соединен с выходом первого компаратора, а выход с управляющим входом первого коммутатора, первый счетчик, установочный вход которого является первым установочным входом блока, а счетный вход соединен с выходом элемента НЕ, второй счетчик, установочный вход которого соединен с установочным входом блока, а счетный вход с выходом первого компаратора и управляющим входом второго коммутатора, второй компаратор, первый и второй входы которого соединены с выходами соответственно первого и второго счетчиков, а выход с управляющим входом второго коммутатора, первый регистр, первый управляющий вход которого подключен к выходу первого компаратора, второй управляющий вход является вторым установочным входом блока, а информационный вход вторым информационным входом блока, третий компаратор, первый вход которого соединен с выходом первого коммутатора, а второй вход с выходом первого регистра, элемент И, первый выход которого подключен к выходу первого коммутатора, а второй выход к второму выходу второго коммутатора, второй регистр, первый управляющий вход которого соединен с выходом третьего компаратора, второй управляющий вход с выходом элемента И, информационный вход с выходом первого счетчика, а выход является информационным выходом блока, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого подключен к выходу элемента И, второй вход к второму выходу второго компаратора, а выход является управляющим выходом блока.

На фиг.1-5 изображено предложенное устройство.

Оно содержит (см.фиг.1) матрицу 10 узлов обработки изображения, первый 20 коммутатор, первый 22 и второй 24 счетчики, элемент И 26, второй 30 и третий 35 коммутаторы, группу 40 регистров, вычислительный блок 50, элемент 60 задержки, элемент ИЛИ 70, первый 80 и второй 90 блоки сравнения, генератор 100 импульсов.

Назначение элементов устройства:
матрица 10 узлов обработки изображения для выделения элементов изгиба контуров проецируемых на ее информационные входы оптических изображений объектов;
первый коммутатор 20 для последовательного электронного опроса содержимого элементов памяти узлов обработки изображения, выходные сигналы которых содержат информацию о наличии точки изгиба (опорной точки);
первый 22 и второй 24 счетчики для формирования сигналов, амплитуды которых соответствуют координатам выделенных опорных точек изображения относительно первого узла обработки изображения в соответствующей матрице;
второй 30 и третий 35 коммутаторы для последовательной передачи сигналов с информацией о координатах выделенных точек изгиба контура изображения (в дальнейшем координатных сигналов);
блок 40 регистров для оперативной записи и хранения координатных сигналов;
вычислительный блок 50 для вычисления значений признака распознавания изображения и формирования соответствующего информационного выходного сигнала (в дальнейшем признакового сигнала);
элемент И 60 для формирования сигнала управления первым блоком сравнения в момент окончания операций вычисления и сравнения признаков изображения;
второй элемент ИЛИ 70 для формирования сигнала управления первым блоком сравнения 80;
первый блок сравнения 80 для оперативного параллельного сравнения реальных и эталонных признаковых сигналов и формирования сигналов с информацией о количестве "близких" значений реальных и эталонных признаков соответственно для каждого эталонного объекта;
второй блок сравнения 90 для сравнения сигналов с информацией о количестве "близких" по значению реальных и эталонных признаковых сигналов (сигналов-признаков), а также формирования сигнала с информацией о номере эталонного объекта с наибольшим количеством "близких" к реальным сигналов-признаков. При этом информационный сигнал, поступающий с первого выхода второго блока сравнения, является конечным выходным сигналом устройства, а сигнал с второго выхода управляющим сигналом устройства (значение сигнала (0 или 1) соответствует событиям присутствия или отсутствия "близкого" к реальному изображению эталона);
генератор 100 импульсов для генерирования последовательности импульсов единичной амплитуды и управления работой первого коммутатора 20.

Работа устройства осуществляется следующим образом. При поступлении на первый установочный вход 101 устройства сигнала "единичной" (высокого уровня) амплитуды (в дальнейшем "единичного" сигнала) "Установ" содержимое элементов 10-7 памяти устройства (см.фиг.2), второго счетчика 22, счетчиков первого 80 и второго 90 блоков сравнения (см.фиг.4 и 5) "обнуляется", происходит "запуск" генератора 100 импульсов, При проецировании в следующий момент времени бинарного ("нулевой" сигнал фон, "единичный" объект) оптического изображения объекта на матрицу 10 узлов обработки изображения на выходах ее элементов 10-7 памяти (см.фиг.2) и соответственно первом 104 выходе устройства появляются следующие сигналы:
"единичный" если на соответствующие преобразователи 10-2 оптических сигналов в электрические проецируются точки контуров изображения объекта;
"нулевой" в противном случае. При этом, если соответствующий элемент является элементом "прямолинейного" участка контура, то "единичный" сигнал появляется на выходе второго 10-4 элемента И, в противном случае на выходе третьего 10-5 элемента И. Это осуществляется с помощью устройства, состоящего из первого 10-3 элемента И (см.фиг.2), вход 102 которого соединен с выходом соответствующего данному узлу 10-1 обработки изображения преобразователя оптических сигналов в электрические, элемента И-НЕ 10-6, входы 106-109 которого соединены с выходами 103 элементов 10-7 памяти соответствующих ближайших соседних по вертикали и по горизонтали (матрицы 10) узлов обработки изображения, элементов И-ИЛИ 10-8, входы которого подключены к первым выходам 104 смежных А₂, А₆; А₃, А₇; А₄, А₈; А₅, А₉ по отношению к данному (А₁) узлов обработки изображения, элемента НЕ 10-9, инвертирующего выходной сигнал элемента И-ИЛИ, и реализации соответствующих логических операций выделения прямолинейных и угловых участков контуров изображения. При этом на выходах соответствующих элементов появляются следующие (выходные) сигналы:
на выходе элемента И-НЕ 10-6
V_B= где V₂,V₉ логические значения сигналов на первых 103 выходах соответствующих соседних узлов обработки изображения (индексы соответствуют схеме расположения преобразователей оптических сигналов в электрические в окне 3х3 элемента,
на выходе элемента И 10-3 и элемента 10-7 памяти (первого выхода устройства)
V^' V₁^.V_в, где V₁ логическое значение сигнала на выходе преобразователя 10-2 данного узла обработки изображения;
на выходе элемента И-ИЛИ 10-8
V_A= V₂•V₆∨ V₃•V₇∨ V₄•V₈∨ V₅•V₉
на выходе элемента И 10-4
V_c V^'. V_А ("прямолинейный" участок контура")
на выходе элемента И 10-5 (втоpом выходе 105 устройства)
V^'' V' ^.V_А ("угловой элемент контура", т.е. опорный элемент изображения, соответствующий точке изгиба его контура). Вследствие соединения вторых выходов матрицы 10 узлов обработки изображения с соответствующими входами первого коммутатора 20, обеспечивается возможность коммутации соответствующих выходных сигналов V^''с выходом данного коммутатора.

При поступлении на управляющий вход первого коммутатора 20 выходных сигналов генератора 100 импульсов G_t с "единичной" амплитудой происходит последовательное считывание сигналов, присутствующих на вторых информационных 105 выходах устройства соответствующих узлов обработки изображения матрицы 10. При этом "единичный" выходной сигнал первого коммутатора соответствует наличию опорной точки изображения. Вследствие соединения счетного входа первого счетчика 22 с выходом генератора и соответствия "переполняющего" счетчик информационного сигнала новому номеру последнего входа в каждой строке матрицы входов первого коммутатора 20, выходные сигналы первого счетчика соответствуют горизонтальным (X_j) координатам j-х опорных элементов изображения в момент присутствия "единичного" сигнала на выходе первого коммутатора 20. В момент "переполнения" счетчика на выходе элемента И 26, входы которого соединены с выходом данного счетчика, появляется "единичный" сигнал, поступающий одновременно на установочный вход первого 22 и счетный вход второго 24 счетчиков. Поступление на установочный вход первого счетчика "единичного" сигнала приводит к "обнулению" его содержимого и, следовательно, цикл счета элементов продолжается для следующей строки матрицы входов первого коммутатора. Выходной сигнал второго счетчика соответствует номеру текущей (опрашиваемой) строки матрицы входов первого коммутатора 20, т. е. вертикальной (Y) координате опрашиваемого узла обработки изображения, а в момент появления j-го "единичного" сигнала на входе коммутатора вертикальной координате Y_j j-го опорного элемента изображения. Соответствующие выходные (появляющиеся на выходах 202 и 203 соответствующих счетчиков 22, 24) k-разрядные сигналы (k=log n, где nmax(n,m)), поступают на первые информационные входы первого 301 и 302 второго 30 (сигнал Х) и третьего 35 (сигнал Y) коммутаторов (см. фиг.1). Второй и третий коммутаторы имеют по два информационных входа и по пять пар соответствующих выходов. При поступлении на их управляющие входы "единичного" выходного сигнала первого коммутатора 20 происходит последовательная циклическая переадресация пар выходов соответствующих коммутаторов:
a_j j 5 [j/5] где a_j адрес (номер) выхода, соответствующего j-му, в порядке поступления на управляющий вход "единичному" сигналу;
[j/5] целая часть отношения j/5.

Одновременно при поступлении "единичных" сигналов с выхода первого коммутатора 20 на вторые входы соответственно второго 30 и третьего 35 коммутаторов, на их соответствующих (текущему a_j адресу) вторых выходах также появляются "единичные" сигналы. Данные выходные сигналы поступают на первые управляющие входы соответствующих текущему А адресу регистров группы 40 (т. е. А-го и (А+5)-го регистров соответственно для второго и третьего коммутаторов), устанавливая в них режим "запись". При коммутации входной шины с адресом a_j0 на втором выходе соответствующего регистра появляется "единичный" сигнал, который поступает на вторые управляющие входы данного и остальных регистров группы 40, устанавливая в них режим "считывание". При этом установочные входы регистров соединены с первым установочным входом устройства. При этом "считываемые" сигналы поступают на соответствующие 501-510 входы вычислительного 50 блока.

Вычислительный блок содержит (см.фиг.3) первую 50-1 и вторую 50-3 группы вычитателей, первую 50-2 и вторую 50-4 группы умножителей, делитель 50-5.

Первые входы первых четырех вычитателей первой 50-1 группы соединены с первым 501 входом вычислительного блока, вторые входы с соответствующими 502-505 входами блока. Первые входы вторых четырех вычитателей второй 50-3 группы соединены с шестым 506 входом вычислительного блока, вторые входы с соответствующими 507-510 входами блока. Соответствующие выходные сигналы XR₁₂, XR₁₃, XR₁₄, XR₁₅ первых и вторых YR₁₂, YR₁₃, YR₁₄, YR₁₅ вторых четырех вычитателей поступают на соответствующие входы первой 50-2 группы умножителей:
входы первого умножителя соединены с выходами первого и седьмого вычитателей (при этом выходной сигнал умножителя XY₁₂₄), входы второго умножителя с выхо- дами третьего и пятого вычитателей (выходной сигнал XY₁₄₂); входы третьего умножителя с выходами второго и восьмого вычитателей (соответствующий выходной сигнал XY₁₂₅); входы четвертого умножителя с выходами четвертого и пятого вычитателей (выходной сигнал XY₁₅₂); входы пятого умножителя с выходами второго и седьмого вычитателей (выходной сигнал XY₁₃₄); входы шестого умножителя с выходами третьего и шестого вычитателей (выходной сигнал XY₁₄₃); входы седьмого умножителя с выходами второго и шестого вычитателей (выходной сигнал XY₁₃₅); выходы восьмого умножителя с выходами второго и восьмого вычитателей (выходной сигнал XY₁₅₃). Полученные выходные сигналы умножителей первой группы соответствуют следующей операции над координатами выделенных опорных точек изображения:
XY_ijk (X_j-X_i) (Y_k-Y_i); XY_ikj (X_k-X_i) (Y_j-Y_i), где (X_i, Y_i), (X_j, Y_j), X_k, Y_k) координаты соответственно i-й, j-й и k-й опорных точек изображения объекта.

Появляющиеся выходные сигналы умножителей первой 50-2 группы попарно поступают на входы соответствующих вычитателей второй 50-3 группы: XY_124, XY₁₄₂ на первый вычитатель, XY₁₂₅, XY₁₅₂ на второй, XY₁₃₄, XY₁₄₃ на третий, XY₁₃₅. XY₁₅₃ на четвертый. Результирующие выходные сигналы S_ijk соответствуют следующей операции над координатами опорных точек изображения:
S_ijk (X_j-X_i) (Y_k-Y_i) (X_k-X_i) (Y_j-Y_i). Амплитуда сигнала S_ijk соответствует значению удвоенной площади треугольника (треугольного сегмента изображения) с вершинами в i-й, j-й и k-й опорных точках.

Выходные шины вычитателей второй 50-3 группы соединяют их со входами умножителей второй 50-4 группы: первого и четвертого вычитателя с первым умножителем, второго и третьего с вторым умножителем. Полученные два результирующих сигнала Z_1i, Z_2i имеют амплитуды
Z_1i S₁₂₄^.S₁₅₃; Z_2i S.134

S₁₂₅
Вследствие подключения выходов умножителей второй 50-4 группы умножителей к соответствующим входам делителя 50-5 на выходе делителя реализуется арифметическая операция D_i Z_1i/Z_2i, где индекс i при Z и D соответствует порядковому номеру "единичного" сигнала, появляющегося на вторых информационных входах второго 30 и третьего 35 коммутаторов и, следовательно, порядковому номеру выделенного опорного элемента. Результирующие сигналы D (i 1,R) являются выходными сигналами вычислительного блока 50, причем амплитуда каждого результирующего сигнала D_i соответствует значению двойного отношения четырех прямых отрезков с общей первой границей в точке (X_i, Y_i) и различными вторыми границами в точках (X_i+1, Y_i+1), (X_i+2, Y_i+2), (X_i+3, Y_i+3) и (X_i+4, Y_i+4) соответственно. Из теории геометрических преобразований известно, что двойное отношение является инвариантом к группе проективных преобразований (в том числе к ортогональным, афоринным и перспективным. Таким образом, двойное отношение (D), являясь инвариантом к повороту, сдвигу, подобию (изменению масштаба), сжатию и перспективе изображений объектов, может быть выбрано в качестве статистически устойчивого признака распознавания изображений в условиях их случайных преобразований. Поэтому описание распознаваемого изображения множествомD_i}Ri=1 является эффективным описанием пространственной композиции выделенных опорных элементов изображения. При частичном совпадении множества D_i} Ri=1 с соответствующим эталонным множествомDэтS} RэтS=1 возможно распознавание изображений частично видимых объектов.

Первый блок 80 сравнения предназначен для сравнения реальных (текущих) и эталонных сигналов-признаков изображений, формирования сигналов о количестве "близких" значений данных признаков для каждого эталона и содержит (см.фиг. 4): группу 80-1 элементов И, группу 80-2 коммутаторов, группу 80-3 элементов И-НЕ, первую 80-4 группу регистров, группу 80-5 вычитателей, вторую 80-6 группу регистров, группу 80-7 компараторов, группу 80-8 счетчиков.

Условием начала работы блока является присутствие "единичного" сигнала на втором установочном входе блока, являющегося вторым установочным входом устройства, и управляющем входе блока, подключенных соответственно к установочным входам счетчиков группы 80-8 и к первым входам групп 80-1 и 80-2 элементов И-НЕ (см.фиг.4). Первый установочный вход блока соединен с первым 101 установочным входом устройства (начало работы сигнал "Установ", при котором происходит "обнуление" содержимого счетчиков группы 80-8), а первый управляющий вход с выходом элемента ИЛИ 70 устройства, входы которого подключены к соответствующим разрядным шинам выхода вычислительного блока 50 (условием наличия "единичного" сигнала на выходе данного элемента является наличие ненулевого сигнала на выходе вычислительного блока), второй 804 управляющий вход блока 80 подключен к выходу элемента 60 задержки, вход которого соединен с первым установочным входом 101 устройства.

В первом блоке сравнения предусмотрены два режима работы: режимы "Запись" и "Распознавание".

В режиме "Запись" сигналы, поступающие на первый информационный вход 801 блока, являющийся входом коммутаторов группы 80-2, записываются в соответствующие регистры первой группы в качестве эталонных. Это обеспечивается путем подачи на вход соответствующего элемента И группы 80-1, порядковый номер которого определяет номер эталонного объекта, "единичного" сигнала. При этом вторые входы элементов И составляют второй установочный вход 802 блока и устройства, а выходы их соединены с вторыми управляющими входами соответствующих регистров первой 80-4 и второй 80-6 групп. "Единичный" сигнал, поступая на данные входы соответствующих регистров, устанавливает в них режим "Запись". Выход каждого элемента И группы 80-1 подключен к управляющему входу соответствующего коммутатора группы 80-2, выходы которых соединены с соответствующими входами соответствующих подгрупп регистров первой 80-4 группы, число которых определяется задаваемым максимальным числом эталонных объектов, а число регистров в подгруппах максимальным числом сигналов-признаков для данного эталонного объекта (эталонных изображений данного объекта). Таким образом, при определении номера эталонного объекта, соответствующего записываемому изображению (его описанию), на втором входе соответствующего по порядковому номеру элемента группы 80-1 устанавливают "единичный" сигнал. Если на втором входе соответствующего элемента И, подключенного к первому управляющему входу блока, также присутствует "единичный" сигнал, то выходной сигнал соответствующего элемента И управляет тем коммутатором группы 80-2, управляющий вход которого соединен с выходом данного элемента И (см. фиг.3), изменяя адрес выходной шины коммутатора на единицу. Таким образом осуществляется последовательная запись поступающих на первый информационный вход блока ненулевых сигналов-признаков в регистры группы 80-4, соответствующие установленному номеру эталонного объекта. При подаче на вторые управляющие входы регистров второй 80-6 группы регистров "единичного" сигнала с выхода последнего элемента И-НЕ, второй вход которого является вторым управляющим входом 803 блока, а первый вход соединен с первым управляющим входом 804 блока, происходит запись порогового сигнала Р₁, поступающего на второй информационный вход блока (и устройства), амплитуда которого определяется заданной оценкой "близости" эталонных и реальных сигналов-признаков в соответствующие регистры (см.фиг.3).

Условием установки и работы в режиме "Распознавание" для блока (и устройства в целом) является отсутствие "единичных" сигналов на втором установочном входе 802 блока. При этом на выходах элементов И-НЕ группы 80-3, первые входы которых соединены с первым 803 управляющим входом блока, вторые с вторым установочным, а выходы с первыми управляющими входами регистров групп 80-4 и 80-6, появляется "единичный" сигнал всякий раз при поступлении "единичного" сигнала на первый управляющий вход блока 80, устанавливая режим "считывание" в регистрах первой 80-4 и второй 80-6 групп (см.фиг.4). Выходы регистров первой группы соединены с вторыми входами соответствующих вычитателей группы 80-5, а второй группы с вторыми входами соответствующих компараторов группы 80-7. Первые входы вычитателей подключены к первому информационному входу блока, а их выходы к первым выходам компараторов группы 80-7. Таким образом на выходе компараторов группы 80-7 реализуется логическая операция вида:
U где Р₁ первый порог сравнения порог сравнения реального сигнала-признака D_i и эталонного сигнала Dэтi

, считываемого из k-го (k ) регистра m-й подгруппы (m ) регистров первой группы 80-4;
М количество подгрупп регистров первой группы, соответствует количеству эталонных объектов, на которые рассчитана эталонная память устройства.

Выходы каждой из М подгрупп по К компараторов (К соответствует числу регистров в соответствующей подгруппе) объединены в единые выходные шины и подключены к счетным входам соответствующих m-х счетчиков группы 80-8. Содержимое каждого m-го счетчика увеличивается на единицу всякий раз, когда на выходе хотя бы одного из соответствующих компараторов присутствует "единичный" сигнал, т. е. в случае "близости" реального и соответствующего эталонного сигналов признаков (для соответствующего m-го эталонного объекта). При поступлении "единичного" сигнала на второй управляющий вход 804 первого блока 80 сравнения, подключенный к управляющим входам счетчиков группы 80-8 и к выходу элемента 60 задержки, в соответствующих счетчиках устанавливается режим "считывание" их содержимого.

Таким образом, момент появления выходных сигналов счетчиков группы 80-8 соответствует задаваемому элементом 60 задержки моменту окончания анализа изображения.

Множество U_m} Mm=1

выходных сигналов счетчиков, являющихся выходными сигналами первого блока сравнения, одновременно поступает на соответствующие информационные входы второго блока 90 сравнения.

Второй блок сравнения предназначен для селекции максимального сигнала из одновременно поступающих на его информационные входы выходных сигналов первого блока 80 сравнения, амплитуда которого превышает заданный пороговый уровень, а также формирования шестого информационного и управляющих сигналов устройства.

Второй блок сравнения содержит (см. фиг.5): первый 90-1 и втоpой 90-2 коммутаторы, первый 90-3, второй 90-4 и третий 90-5 компараторы, элемент 90-6 НЕ, элемент 90-7 ИСКЛЮЧАЮЩЕЕ ИЛИ, первый 90-8 и второй 90-9 счетчики, первый 90-10 и второй 90-11 регистры, элемент И 90-12.

В блоке предусмотрены два режима работы: "Запись" и "Селекция". В режиме "Запись" на второй установочный вход 902 устройства, соединенный с вторым управляющим входом первого 90-10 регистра, подается "единичный" сигнал, благодаря которому в данном регистре устанавливается режим "Запись" и осуществляется запись эталонного порогового сигнала Р₂, поступающего на информационный вход данного регистра, являющийся вторым информационным входом 903 блока 90.

В режиме "Селекция" работа второго блока 90 сравнения осуществляется следующим образом.

При поступлении на одноименные информационные входы 901 первого 90-1 и второго 90-2 коммутаторов аналогичных сигналов соответствующие сигналы поступают с выходов данных коммутаторов на входы первого 90-3 компаратора, в котором реализуется логическая операция сравнения вида
U где U''m

выходной сигнал первого компаратора;
U'm', U^''_m'' выходные сигналы соответственно первого и второго коммутаторов;
m', m'' порядковые номера коммутируемых входов соответственно в первом и втором коммутаторах (соответствуют порядковым номерам первых информационных входов блока и, следовательно, номерам эталонных объектов).

Одновременно выходной сигнал первого коммутатора поступает на первый вход третьего компаратора 90-5. Выходной сигнал первого компаратора 90-3 поступает одновременно на вход первого элемента НЕ 90-6, управляющий и последний информационный вход второго коммутатора 92, информационный (счетный) вход второго счетчика 90-9 и первый управляющий вход первого регистра 90-10, устанавливая в последнем режим "Считывание". Выходной сигнал первого элемента НЕ 90-6 одновременно поступает на управляющий вход первого коммутатора 90-1 и счетный вход первого счетчика 90-8, установочный вход которого, соединенный с установочным входом второго счетчика является первым установочным входом 101 блока. Если выходной сигнал первого компаратора 90-3 имеет "единичную" амплитуду, происходит одношаговый сдвиг (в сторону возрастания) адреса коммутируемой входной шины второго коммутатора 90-2, в противном случае ("нулевой" сигнал) соответствующий сдвиг адреса входной шины первого коммутатора 90-1. Выходные сигналы первого 90-8 и второго 90-9 счетчиков поступают на соответствующие входы второго компаратора 90-4, в котором реализуется сравнение текущих адресов обоих коммутаторов, т.е. на выходе второго компаратора появляется выходной сигнал
U
Вследствие соединения выхода второго компаратора 90-4 с управляющим входом второго коммутатора 90-2, "единичный" сигнал U'''m'

приводит к одношаговому сдвигу адреса входной шины соответствующего коммутатора, т.е. m^'' m^'' + 1. Таким образом в данном блоке осуществляется последовательная селекция максимального (не строго (≥) максимального) входного сигнала-признака.

При подаче на первый управляющий вход первого регистра 90-1 "единичного" выходного сигнала первого компаратора 90-3 происходит "считывание" его содержимого. При этом выходной сигнал регистра поступает на второй вход третьего компаратора 90-5, вследствие чего происходит сравнение выходного сигнала первого коммутатора 90-1 с вторым Р₂ (эталонным) пороговым сигналом, т.е.

U_ф=
Выходной сигнал U третьего компаратора 90-5 поступает одновременно на управляющий вход второго регистра 90-11 и первый вход элемента И 90-12. При этом "единичный" сигнал U_ф устанавливает режим "Запись" во втором регистре, благодаря чему осуществляется запись поступающего на информационный вход данного регистра выходного сигнала первого счетчика 90-8 (см.фиг.4).

Второй коммутатор 90-2 имеет первый и второй выходы и конструктивно выполнен так, что число его информационных входов на одну единицу больше числа М одновременно принимаемых входных информационных сигналов, соответствующего количеству эталонных объектов-изображений, предусмотренных в устройстве, а перемещение адреса коммутируемой входной шины на последний вход вызывает появление выходного сигнала на втором выходе данного коммутатора в то время, как предыдущие адреса входных шин информационно связаны с первым выходом. Причем и первый 90-1 и второй 90-2 коммутаторы являются цикличными, т. е. появление на их управляющих входах "единичного" импульса после коммутации последней из входных шин приводит к коммутации первой из них. При коммутации последней входной шины второго коммутатора 90-2 происходит передача поступающего в нее управляющего сигнала (см.фиг.4), на второй вход элемента И 90-12. В случае появления "единичного" сигнала на выходе элемента И, соединенного с вторым управляющим входом второго регистра 90-11, в соответствующем регистре устанавливается режим "считывание", благодаря чему на выходе данного регистра, являющемся информационным выходом второго блока 90 сравнения и третьим информационным выходом устройства, появляется сигнал, соответствующий номеру m эталонного объекта-изображения, наиболее "близкого" (в пространстве признаков) к реальному эталонному объекту. В противном случае на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 90-7, первый вход которого подключен к выходу элемента И 90-12, а второй вход к второму выходу второго коммутатора 90-2 (см. фиг. 4), появляется "единичный" сигнал, соответствующий ситуации, когда "близкий" эталонный объект не найден. Выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ является управляющим выходом 905 второго 90 блока сравнения и устройства, так как соответствующий выходной сигнал используется в контуре управления устройством (например, в качестве повторного сигнала "Установ") или внешнем контуре управления (например, для управления поворотным механизмом системы технического зрения (СТЗ) путем пошагового смещения поля зрения СТЗ в пространстве при каждом поступлении очередного "единичного" управляющего сигнала устройства).

Таким образом, предлагаемое устройство может быть реализовано на стандартных цифровых элементах.

Благодаря возможности распознавания и выделения (запоминания) контуров изображений случайно ориентированных в пространстве и частично видимых объектов, принадлежащих к определенным классам эталонных, обеспечивается повышение точности и надежности устройства. При этом в устройстве предусмотрено обновление эталонной информации (в режиме "Запись") в процессе "обучения" устройства. Параллельный доступ к элементам эталонной памяти (регистрам эталонных сигнал-признаков) обеспечивает высокое быстродействие устройства.

Изобретение относится к автоматике и вычислительной технике и может быть использовано для автоматического распознавания в системах зрения роботов в условиях случайных геометрических /ортогональных, аффинных и проективных/ преобразований и частичной видимости отображаемых объектов. Повышение точности и надежности выделения и распознавания отображаемых объектов достигается за счет введения в устройство блока сравнения признаков с эталонными значениями, счетчика, коммутатора, элементов И и ИЛИ и элемента задержки. 3 з. п. ф-лы, 5 ил.

1. Устройство для распознавания изображений по их контурам, содержащее матрицу узлов обработки изображения, выходы которой соединены с информационными входами первого коммутатора, первый счетчик, второй коммутатор, генератор импульсов, блок оперативной памяти, вычислительный блок и блок классификации, отличающееся тем, что в него введены блок сравнения признаков с эталонными значениями, второй счетчик, третий коммутатор, элемент задержки, элементы И или ИЛИ, выход генератора соединен с управляющим входом первого коммутатора, выход которого подключен к счетному входу второго счетчика и управляющим входам второго и третьего коммутаторов, выход второго счетчика соединен с информационным входом третьего коммутатора и входами элемента И, выход которого подключен к входу сброса второго счетчика и счетному входу первого счетчика, выход которого соединен с информационным входом второго коммутатора, выходы второго и третьего коммутаторов соединены с выходами блока оперативной памяти, выходы которого подключены к входам вычислительного блока, выход которого соединен с информационным входом блока сравнения признаков с эталонными значениями и входами элемента ИЛИ, выход которого подключен к управляющему входу блока сравнения признаков с эталонными значениями, выход которого соединен с информационными входами блока классификации, выходы которого являются выходами устройства, первый установочный вход устройства является установочными входами матрицы узлов обработки изображения, генератора импульсов, блока классификации и через элемент задержки с первым установочным входом блока сравнения признаков с эталонными значениями, второй установочный вход которого является третьим установочным входом устройства, а третий установочный вход четвертым установочным входом устройства. 2. Устройство по п.1, отличающееся тем, что вычислительный блок содержит группы вычитателей, группы умножителей и делитель, выход которого является выходом блока, входы вычитателей первой группы являются информационными входами блока, а выходы соединены с входами умножителей первой группы, выходы которых подключены к входам вычитателей второй группы, выходы которых соединены с входами умножителей второй группы, выходы которых подключены к входам делителя. 3. Устройство по п.1, отличающееся тем, что блок сравнения признаков с эталонными значениями содержит группу элементов И, первый и второй входы которых являются соответственно управляющим и третьим установочным входами блока, группу коммутаторов, группу элементов И-НЕ, группы регистров, группы вычитателей, компараторов и счетчиков, выходы элементов И соединены с первым управляющим входом регистров первой группы и с управляющими входами коммутаторов, информационные входы которых являются информационным входом блока, а выходы соединены с информационными входами регистров второй группы, первые управляющие входы которых подключены к выходам элементов И-НЕ и второму управляющему входу регистров первой группы, вторые управляющие входы к выходам элементов И, а выходы к первым входам вычитателей, вторые входы которых являются информационным входом блока, а выходы соединены с первыми входами компараторов, вторые входы которых подключены к выходам регистров первой группы, а выходы соединены со счетными входами счетчиков, управляющие входы которых являются первым и вторым установочными входами блока, а выход - выходом блока, информационный вход регистров первой группы является информационным входом блока. 4. Устройство по п.1, отличающееся тем, что блок классификации содержит группы коммутаторов, входы которых являются информационным входом блока, компараторы, счетчики, регистры, элементы И, НЕ и ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является выходом блока, выходы коммутаторов первой группы соединены с первыми выходами первого и второго компараторов, первые выходы комутаторов второй группы подключены к второму входу первого компаратора, выход которого соединен непосредственно со счетным входом первого счетчика и первыми управляющими входами коммутаторов второй группы и первого регистра и через элемент НЕ с управляющим входом первого коммутатора и счетным входом второго счетчика, выход которого подключен к первому входу второго компаратора, выход которого соединен с вторым управляющим входом коммутаторов второй группы, выход второго счетчика подключен к второму входу второго компаратора и информационному входу второго регистра, выход которого является выходом блока, информационный и второй управляющий входы первого регистра являются соответственно информационным и вторым установочным входами блока, а выход соединен с вторым входом третьего компаратора, выход которого подключен к первому управляющему входу второго регистра и первому входу элемента И, выход которого соединен с вторым управляющим входом второго регистра и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого подключен к второму выходу второй группы коммутаторов и второму входу элемента И, а выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ является выходом блока.