УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ СИГНАЛОВ ДВУХЧАСТОТНОЙ И ЧЕТЫРЕХЧАСТОТНОЙ ТЕЛЕГРАФИИ Российский патент 1996 года по МПК H04L27/10 

Изобретение относится к радиотехнике и может использоваться в передающей аппаратуре телеграфной связи.

Известен частотный модулятор, содержащий опорный генератор, двоичный счетчик, реверсивный счетчик, двоичный сумматор, блок постоянной памяти, цифроаналоговый преобразователь и фильтр нижних частот [1]
Однако модулятор не обеспечивает достаточное подавление внеполосных излучений формируемых сигналов, в том числе и сигналов четырехчастотной телеграфии.

Наиболее близким по технической сущности к изобретению является устройство формирования сигналов частотной и двойной частотной телеграфии, содержащее опорный генератор, многоотводный делитель частоты, шифратор, делитель частоты, фильтр нижних частот, дискретный преобразователь, формирователь последовательности импульсов [2]
Однако в известном устройстве точность формирования ограничена соотношением частоты опорного генератора и выходной частоты.

Задачей изобретения является повышение точности формирования телеграфных сигналов.

Поставленная задача достигается тем, что в устройство формирования сигналов двухчастотной и четырехчастотной телеграфии, содержащее фильтр нижних частот, шифратор, последовательно соединенные опорный генератор и многоотводный делитель частоты введены второй блок памяти, формирователь кодовой последовательности, последовательно соединенные накапливающий сумматор, первый блок памяти и цифроаналоговый преобразователь, выход которого соединен со входом фильтра нижних частот, при этом кодовые входы накапливающего сумматора соединены с выходами второго блока памяти, входы которого подключены к формирователю кодовой последовательности, управляющие входы которого соединены с выходами шифратора, причем тактовые входы накапливающего сумматора и формирователя кодовой последовательности подключены к выходам многоотводного делителя частоты.

Предлагаемое техническое решение соответствует критерию изобретения "новизна", т.к. отличается от прототипа наличием новых функциональных элементов и новых связей между элементами.

На чертеже изображена структурная электрическая схема предлагаемого устройства, где 1 опорный генератор; 2 многоотводный делитель частоты; 3 - накапливающий сумматор; 4 первый блок памяти; 5 цифроаналоговый преобразователь; 6 фильтр нижних частот; 7 второй блок памяти; 8 - формирователь кодовой последовательности; 9 шифратор.

Устройство содержит фильтр 6 нижних частот, шифратор 9, последовательно соединенные опорный генератор 1 и многоотводный делитель 2 частоты. Дополнительно введены второй блок 7 памяти, формирователь 8 кодовой последовательности, последовательно соединенные накапливающий сумматор 3, первый блок 4 памяти и цифроаналоговый преобразователь 5, выход которого соединен со входом фильтра 6 нижних частот, при этом кодовые входы накапливающего сумматора 3 соединены с выходами второго блока 7 памяти, входы которого подключены к формирователю 8 кодовой последовательности, управляющие входы которого соединены с выходами шифратора 9, причем тактовые входы накапливающего сумматора 3 и формирователя 8 кодовой последовательности подключены к выходам многоотводного делителя 2 частоты.

Устройство работает следующим образом. Сигналы манипуляции по первому и второму входам поступают на шифратор 9, который формирует сигналы управления для формирователя 8 кодовой последовательности.

В установившемся режиме, когда на входах манипуляции установлен любой набор сигналов "пауза" или "посылка", модуль счета формирователя 8 кодовой последовательности установлен в одном из фиксированных состояний, код на выходе формирователя 8 кодовой последовательности, определяющий адрес второго блока 7 памяти, не изменяется и на вход накапливающего сумматора 3 поступает код фиксированного числа.

Накапливающий сумматор 8 с тактовой частотой, поступающей на него с многоотводного делителя 2, наращивает свое значение на величину кода числа, поступающего на него со второго блока 7 памяти, что приводит к равномерному приращению фазы выходного сигнала. В первом блоке 4 памяти производится преобразование кода фазы в код амплитуды, а на выходе устройства после цифроаналогового преобразователя 5 и фильтра 6 нижних частот образуется синусоидальный сигнал, частота которого равна характеристической для установленного набора сигналов манипуляции и отличается от средней частоты на одну или три девиации.

При любом другом наборе входных сигналов модуль счета формирователя 8 кодовой последовательности установлен в другое фиксированное состояние, что приводит к установлению нового кода числа на входе накапливающего сумматора 3 и образованию на выходе устройства сигнала, частота которого равна характеристической для вновь установленных сигналов манипуляции.

При изменении знака манипуляции на любом из входов модуль
счета формирователя 8 кодовой последовательности выходит из фиксированного состояния и начинает отсчет тактовых импульсов. При этом на выходе формирователя 8 кодовой последовательности образуется последовательность кодов, задающая переменное значение кода числа на входе накапливающего сумматора 3 и неравномерное приращение фазы выходного сигнала в ходе переходного процесса. Закон изменения фазы определяется вторым блоком 7 памяти.

По окончании переходного процесса на выходе устройства устанавливается новое значение частоты.

Точность формирования сигнала определяется тактовой частотой накапливающего сумматора, количеством разрядов первого блока 4 памяти и цифроаналогового преобразователя.

Использование: радиотехника. Сущность изобретения: устройство содержит опорный генератор 1, многоотводный делитель частот 2, накапливающий сумматор 3, два блока памяти 4,7, цифроаналоговый преобразователь 5, фильтр нижних частот 6, формирователь кодовой последовательности 8, шифратор 9. 1 ил.

Устройство для формирования сигналов двухчастотной и четырехчастотной телеграфии, содержащее фильтр нижних частот, шифратор, последовательно соединенные опорный генератор и многоотводный делитель частот, отличающееся тем, что введены последовательно соединенные накапливающий сумматор, первый блок памяти и цифроаналоговый преобразователь, а также второй блок памяти, формирователь кодовой последовательности, причем выход цифроаналогового преобразователя соединен с входом фильтра нижних частот, кодовые входы накапливающего сумматора соединены с выходами второго блока памяти, входы которого подключены к выходам формирователя кодовой последовательности, управляющие входы которого соединены с выходами шифратора, причем тактовые входы накапливающего сумматора и формирователя кодовой последовательности подключены к выходам многоотводного делителя частот.