ПРИЕМНОЕ УСТРОЙСТВО МОНОИМПУЛЬСНОЙ РЛС Российский патент 1997 года по МПК G01S13/44 

Изобретение относится к радиолокационной технике и может быть использовано в радиолокационных станциях (РЛС) с моноимпульсным принципом пеленгации, использующих сложные, в частности, фазоманипулированные (ФМ) сигналы.

Моноимпульсный принцип пеленгации, основанный на совместной обработке сигналов суммарного и разностного каналов, предполагает наличие двух идентичных приемных каналов, сигналы на выходе которых сравниваются либо в вычитающем устройстве (при амплитудном методе измерения), либо с помощью фазового детектора (при комплексном и фазовом методе измерения) [1] Напряжение на выходе измерителя (вычитающего устройства или фазового детектора) является функцией, удовлетворяющей требованиям к пеленгационной характеристике (см. [1] с. 12 15).

В настоящее время в моноимпульсных РЛС суммарно-разностного типа приемное устройство выполняется по схеме, содержащей суммарный и разностный (один или два при пеленгации в двух плоскостях) приемные каналы, содержащие последовательно соединенные смесители и усилители промежуточной частоты (УПЧ), а также гетеродин и фазовый детектор.

Известно устройство, которое по технической сущности является наиболее близким к заявляемому и принимается за прототип [2] Оно содержит суммарный и разностный приемно-усилительные каналы, каждый из которых состоит из последовательно соединенных смесителя и усилителя промежуточной частоты (УПЧ), причем вторые входы смесителей обоих каналов соединены со входом гетеродина. В устройстве-прототипе высокочастотные сигналы с блока суммарно-разностного преобразователя поступают на смесители суммарного и разностного приемных каналов, где преобразуются в сигналы промежуточной частоты, которые усиливаются в УПЧ до необходимых величин и подаются на фазовый детектор, на выходе которого образуется сигнал углового рассогласования между направлением на цель и равносигнальным направлением.

Недостатком устройства-прототипа является низкая точность измерения угловой координаты и низкая помехозащищенность при использовании в РЛС сложных, в частности, ФМ-сигналов, в особенности, с большой базой
N=T_иΔf , (1)
где T_и длительность сигнала,
Δf ширина спектра сигнала.

В настоящее время оптимальная фильтрация сложных, в частности, ФМ-сигналов (сжатие по времени) с большой длительностью (T_и≥50мкс) на высокой или промежуточной частоте в моноимпульсных РЛС практически нереализуема. Так, например, точность выполнения задержки между соседними отводами при реализации оптимальной фильтрации (сжатия) на основе линии задержки на промежуточной частоте должна быть не хуже, чем что при f_пч 50 мГц, N 100 составляет 0,2•10^-9•с, в противном случае сжатие будет неэффективным из-за недопустимо больших фазовых искажений, далее, паразитная разность фаз между суммарным и разностным каналами должна быть не более (на выходе оптимальных фильтров). Это приводит к дополнительному требованию к стабильности задержек сигнала в фильтрах суммарного и разностного каналов разность между временами задержек не должна превосходить величины в противном случае паразитный фазовый сдвиг между суммарным и разностным приемными каналами приведет к недопустимым искажениям пеленгационной характеристики.

Наиболее рациональным способом оптимальной обработки ФМ-сигналов большой длительности (T_и≥50 мкс) является сжатие их по времени на видеочастоте методами цифровой вычислительной техники [3] С другой стороны, образование сигнала углового рассогласования путем применения фазового детектора, включенного между выходами УПЧ суммарного и разностного каналов, как это имеет место в известном устройстве-прототипе, при пеленгации ФМ-сигналов со сжатием на видеочастоте приводит к сравнительно низкой точности измерения и недостаточной помехозащищенности. Дело заключается в том, что при больших отношениях сигнал/шум ρ(ρ≫ 1) главной шумовой компонентной на выходе фазового детектора, осуществляющего операцию перемножения подаваемых на его входы колебаний и низкочастотную фильтрацию результатов перемножения, является составляющая, представляющая собой произведение напряжения сигнала в суммарном канале на напряжение шумов в разностном канале (вблизи равносигнального направления). Однако в случае ФМ-сигналов с большой базой отношение сигнал/шум до сжатия ρ_o обычно мало, т.е. ρ_o≪ 1 и тогда главной шумовой компонентной на выходе фазового детектора, осуществляющего перемножение ФМ-сигналов суммарного и разностного каналов до сжатия, является составляющая, представляющая собой произведение напряжения шумов в суммарном канале на напряжение шумов в разностном канале. Именно это обстоятельство и является причиной сравнительно низкой точности измерения и помехозащищенности устройства-прототипа на основе фазового детектора (ФД), осуществляющего перемножение сигналов, при пеленгации ФМ-сигналов.

Проиллюстрируем сказанное следующим расчетом. Выражения для дисперсии процесса σ2вых

и напряжения сигнала S_вых на выходе ФД с учетом ниэкочастотной фильтрации имеют вид

где σ2ш дисперсия шумов в приемных каналах на входах ФД,
U₀ амплитуда сигналов в суммарном приемном канале на входе ФД,
g_Δ усиление антенны разностного канала, нормированное к усилению антенны суммарного канала,
k коэффициент пропорциональности.

Точность единичного измерения углового рассогласования определяется соотношением

где крутизна пеленгационной характеристики (см. [4] с. 130). Для обычных импульсных сигналов N 1, , и тогда из (2) (4) с учетом (1) получим

а для ФМ-сигналов при N ≥ 1, наоборот, r_o≪ 1 и тогда

При одинаковой энергии сравниваемых сигналов r=Nρ_o, так что, как видно из (6), для ФМ-сигналов в устройстве-прототипе дисперсия получается большой, а точность, следовательно, сравнительно невысокой. Кроме того, при воздействии шумовой помехи (ШП) отношения сигнал/шум ρ и ρ_o уменьшаются, при этом σ2β

возрастает в случае ФМ-сигналов как а не как в случае простых сигналов, т.е. помехозищищенность оказывается низкой.

Технической задачей изобретения является повышение точности пеленгации при одновременном повышении помехозащищенности углового сопровождения при использовании сложных сигналов, в частности, сигналов с внутриимпульсной ФМ.

Для достижения заявленного технического результата в приемном устройстве моноимпульсной РЛС принимаемые ФМ-сигналы как в суммарном, так и в разностном приемных каналах после преобразования на промежуточную частоту и усиления преобразуются на видеочастоту посредством фазового детектирования, причем в качестве опорных колебаний промежуточной частоты, образуемые в возбудителе передающего устройства. Для устранения зависимости принимаемых сигналов от случайной начальной фазы преобразования сигналов на видеочастоте выполняются как в суммарном, так и в разностном приемных каналах, в двух параллельных квадратурных каналах, которые отличаются тем, что на фазовый детектор одного из каналов опорные колебания подаются со сдвигом по фазе на относительно другого. В каждом из этих квадратурных каналов происходит сжатие по времени принимаемых ФМ-сигналов (оптимальная фильтрация), в результате чего на выходах каналов отношение сигнал/шум по мощности повышается в N раз, при этом получаются сжатые сигналы
U_Σ•cosΦ, U_Σ•sinΦ, U_Δ•cosΦ, U_Δ•sinΦ,
где v начальная фаза принимаемого сигнала относительно опорного сигнала,
U_Σ, U_Δ амплитуды сжатых сигналов в суммарном и разностном каналах соответственно, причем величина U_Δ может быть как положительной, так и отрицательной в зависимости от положения направления на цель относительно равносигнального направления (справа или слева).

Далее одноименные компоненты суммарного и разностного сжатых сигналов перемножаются между собой, т.е. образуются сигналы

Для устранения влияния случайной начальной фазы с целью получения более высокой точности измерения эти сигналы далее суммируются, образуя сигнал углового рассогласования, пропорциональный U_ΣU_Δ, или после нормирования к U2Σ

, U_Δ/U_Σ .
В предлагаемом устройстве сжатые сигналы с выходов квадратур суммарного и разностного приемных каналов подвергаются симметричному квантованию (например, трехуровневому) и затем кодируются параллельным двухразрядным кодом, что позволяет осуществить умножение и объединение квадратурных составляющих произведения дискретными (цифровыми) методами, при этом выходной сигнал рассогласования может принимать одно из трех значений (+1, -1, 0) независимо от амплитуды принимаемых сигналов.

Таким образом, в отличие от устройства-прототипа, образование скалярного произведения суммарного и разностного сигналов, необходимое для получения сигнала рассогласования, происходит, во-первых, после сжатия ФМ-сигналов, когда отношение сигнал/шум по каждому из сомножителей повысилось в N раз, во-вторых, покомпонентно с последующим суммированием компонент-произведений.

Сущность изобретения заключается в том, что приемное устройство, содержащее суммарный и разностный приемно-усилительные каналы, каждый из которых состоит из последовательно соединенных смесителя и усилителя промежуточной частоты, причем вторые входы смесителей обоих каналов соединены с выходом гетеродина, введены фазовращатель на 90^o, два блока фазовых детекторов, два блока цифровых фильтров, четыре блока квантования, два умножителя и блок объединения умножителей, причем выход усилителя промежуточной частоты суммарного приемно -усилительного канала соединен с первым входом первого блока фазовых детекторов, выход усилителя промежуточной частоты разностного приемно -усилительного канала соединен с первым входом второго блока фазовых детекторов, вторые входы первого и второго блоков фазовых детекторов объединены между собой и соединены с источником опорных колебаний и входом фазовращателя на 90^o, третьи входы первого и второго блоков фазовых детекторов объединены между собой и соединены с выходом фазовращателя на 90^o, первый и второй выходы первого и второго блоков фазовых детекторов соединены с соответствующими входами, соответственно, первого и второго блоков цифровых фильтров, третьи входы которых объединены и соединены с источником тактовых импульсов, первые выходы первого и второго блоков цифровых фильтров соединены со входами, соответственно, первого и второго блоков квантования, вторые выходы первого и второго блоков цифровых фильтров соединены со входами, соответственно, третьего и четвертого блоков квантования, первый и второй выходы первого блока квантования соединены, соответственно, с первым и вторым входами первого умножителя, первый и второй выходы второго блока квантования соединены, соответственно, с третьим и четвертым входами первого умножителя, первый и второй выходы третьего блока квантования соединены, соответственно, с первым и вторым входами второго умножителя, первый и второй выходы четвертого блока квантования соединены, соответственно, с третьим и четвертым входами второго умножителя, выходы обоих умножителей соединены с соответствующими входами блока объединения умножителей, выходы которого являются выходами устройства.

Блок цифровых фильтров содержит два цифровых фильтра, каждый из которых состоит из амплитудного квантования, сдвигового регистра, многовходового сумматора и двухвходового сумматора, причем информационные входы первого и второго сдвиговых регистров соединены через амплитудные квантователи, соответственно, с первым и вторым входами блока цифровых фильтров, а входы тактовых импульсов сдвиговых регистров объединены между собой и соединены с третьим входом блока цифровых фильтров, прямые или инверсные в соответствии с кодом ФМ-сигнала выходы разрядов первого и второго сдвиговых регистров соединены поразрядно с соответствующими входами первого и второго многовходовых сумматоров соответственно, выходы многовходовых сумматоров соединены с первыми входами соответствующих двухвходовых сумматоров, вторые входы которых объединены между собой и соединены с числовой шиной, а выходы первого и второго двухвходовых сумматоров образуют, соответственно, первый и второй выходы блока цифровых фильтров.

Умножитель содержит четыре элемента И и два элемента ИЛИ, причем первый вход умножителя соединен с первым входом первого и вторым входом третьего элемента И, второй вход умножителя соединен с первым входом второго и вторым входом четвертого элементов И, третий вход умножителя соединен с первым входом четвертого и вторым входом первого элемента И, четвертый вход умножителя соединен с первым входом третьего и вторым входом второго элементов И, выходы первого и второго элементов И соединены, соответственно, с первым и вторым входами первого элемента ИЛИ, выход которого является первым выходом умножителя, выходы третьего и четвертого элементов И соединены, соответственно, с первым и вторым входами элемента ИЛИ, выход которого является вторым выходом умножителя.

Блок объединения умножителей содержит четыре элемента запрета И и третий, четвертый элементы ИЛИ, причем первый вход блока объединения умножителей соединен с первым входом первого и вторым входом четвертого элементов запрета И, второй вход блока объединения умножителей соединен со вторым входом второго и первым входом третьего элементов эапрета И, третий вход блока объединения умножителей соединен со вторым входом третьего и первым входом второго элементов запрета И, четвертый вход блока объединения умножителей соединен со вторым входом первого и первым входом четвертого элементов запрета И, выходы первого и второго элементов запрета И соединены, соответственно, с первым и вторым входами третьего элемента ИЛИ, выход которого является первым выходом блока объединения умножителей, выходы третьего и четвертого элементов запрета И соединены, соответственно, с первым и вторым входами четвертого элемента ИЛИ, выход которого является вторым выходом блока объединения умножителей.

Сущность изобретения поясняется дальнейшим описанием и чертежами, где представлены: на фиг. 1 структурная схема приемного устройства; на фиг.2 - структурная схема блока фазовых детекторов; на фиг.3 структурная схема блока цифровых фильтров; на фиг.4 структурная схема блока квантования; на фиг.5 - структурная схема умножителя; на фиг.6 структурная схема блока объединения умножителей.

На фиг.1 приняты следующие обозначения:
1, 2 смесители, выполненные в виде балансного смесителя (см. Справочник по радиолокации под ред. М.Сколника М. Сов. радио, 1979, т.3, с.144);
3, 4 усилители промежуточной частоты (УПЧ);
5 фазовращатель на 90^o (ФВ);
6, 7 первый и второй блоки фазовых детекторов (БФД), построенные по схеме, приведенной на фиг.2;
8, 9 первый и второй блоки цифровых фильтров (БЦФ), выполненные по схеме, приведенной на фиг.3;
10, 11, 12, 13 блоки квантования (БК) с первого по четвертый соответственно, построенные по идентичной схеме, которая представлена на фиг.4;
14, 15 первый и второй умножители (Ум) соответственно, построенные по идентичной схеме, которая представлена на фиг.5;
16 блок объединения умножителей (БОУ), структурная схема которого представлена на фиг.6.

На схеме по фиг.1 первые входы смесителей 1 и 2 соединены с суммарным (Σ) и разностным (Δ)) входами приемного устройства, вторые входы смесителей 1 и 2 со входом гетеродинных колебаний устройства (ГЕТЕРОДИН), выходы смесителей 1 и 2 через усилители 3 и 4 промежуточной частоты соединены, соответственно, с первыми входами блоков 6 и 7 фазовых детекторов, вторые входы БФД 6 и БФД 7 подключены ко входу опорных колебаний (ОК) приемного устройства непосредственно, а третьи входы через фазовращатель 5 на 90^o. Первый и второй выходы БФД 6 и БФД 7 соединены с одноименными входами блоков 8 и 9 цифровых фильтров соответственно, третьи входы которых объединены и соединены со входом тактовых импульсов (ТИ) устройства, первые выходы БЦФ 8 и БЦФ 9 подключены ко входам блоков 10 и 11 квантования соответственно, вторые выходы БЦФ 8 и БЦФ 9 ко входам блоков 12 и 13 квантования соответственно, первые и вторые выходы блоков 10 и 11 квантования соединены со входами с первого по четвертый первого умножителя 14 соответственно, первые и вторые выходы блоков 12 и 13 квантования соединены со входами с первого по четвертый второго умножителя 15 соответственно. Выходы обоих умножителей 14 и 15 соединены, соответственно, со входами с первого по четвертый блока 16 объединения умножителей, два выхода которого являются выходами устройства.

На фиг. 2 представлена структурная схема блока 6(7) фазовых детекторов, где обозначено:
17, 18 первый и второй фазовые детекторы (ФД);
На схеме по фиг.2 первые (сигнальные) входы фазовых детекторов 17 и 18 объединены между собой и соединены с первым входом блока 6(7), второй вход первого фазового детектора 17 соединен со вторым входом блока 6(7), а второй вход второго детектора 18 соединен с третьим входом блока 6(7). Выходы фазовых детекторов 17 и 18 являются, соответственно, первым и вторым выходами блока 6(7) фазовых детекторов.

На фиг. 3 представлена структурная схема блока 8(9) цифровых фильтров, где обозначено:
19, 20 первый и второй амплитудные квантователи (АК) соответственно;
21, 22 первый и второй сдвиговые регистры (РгС) соответственно;
23, 24 первый и второй многовходовые сумматоры (СмМ) соответственно;
25, 26 первый и второй двухвходовые сумматоры (СмД) соответственно.

На схеме по фиг. 3 первый (информационные) входы регистров 21 и 22 через соответствующие амплитудные квантователи 19 и 20 соединены с первым и вторым входами блока 8(9) цифровых фильтров соответственно, входы тактовых импульсов сдвиговых регистров 21 и 22 объединены между собой и являются третьим входом блока 8(9) цифровых фильтров, прямые или инверсные (в зависимости от кода ФМ) выходы всех разрядов сдвиговых регистров 21 и 22 соединены поразрядно с соответствующими входами первого и второго многовходовых сумматоров 23, 24 соответственно, выходы последних соединены с первыми входами, соответственно, первого и второго двухвходовых сумматоров 25, 26, вторые входы которых объединены между собой и соединены с числовой шиной, а их выходы образуют первый и второй выходы блока 8(9) цифровых фильтров.

На фиг. 4 представлена структурная схема блока 10 (11, 12, 13) квантования, где обозначено:
27, 28 первый и второй компараторы (К) соответственно.

На схеме по фиг. 4 первые входы компараторов 27 и 28 объединены между собой и соединены со входом блока 10 (11, 12, 13) квантования, вторые входы компараторов 27 и 28 являются входами установки пороговых напряжений, а выходы компараторов 27 и 28 являются, соответственно, первым и вторым выходами блока 10 (11, 12, 13) квантования.

На фиг. 5 представлена структурная схема умножителя 14 (15), где обозначено:
29 32 первый, второй, третий, четвертый элементы И соответственно;
33, 34 первый, второй элементы ИЛИ соответственно.

На схеме по фиг. 5 первый вход элемента И 29 и второй вход элемента И 31 объединены и подключены к первому входу умножителя 14 (15), первый вход элемента И 30 и второй вход элемента И 32 объединены и подключены ко второму входу умножителя 14 (15), первый вход элемента И 32 и второй вход элемента И 29 объединены и подключены к третьему входу умножителя 14 (15), первый вход элемента И 31 и второй вход элемента И 30 объединены и подключены к четвертому входу умножителя 14 (15), выходы элементов И 29 и 30 соединены с первым и вторым входами первого элемента ИЛИ 33 соответственно, а выходы элементов И 31 и 32 соединены с первым и вторым входами второго элемента ИЛИ 34 соответственно, выходы элементов ИЛИ 33, 34 являются первым и вторым выходами умножителя 14 (15) соответственно.

На фиг. 6 представлена структурная схема блока 16 объединения умножителей, где обозначено:
35, 36, 37, 38 первый, второй, третий и четвертый элементы запрета И соответственно;
39, 40 третий и четвертый элементы ИЛИ соответственно.

На схеме по фиг. 6 первый вход элемента запрета И 35 и второй вход элемента запрета И 38 объединены и подключены к первому входу блока 16, второй вход элемента запрета И 36 и первый вход элемента запрета И 37 объединены и подключены ко второму входу блока 16, первый вход элемента запрета И 36 и второй вход элемента запрета И 37 объединены и подключены ко третьему входу блока 16, первый вход элемента запрета И 38 и второй вход элемента запрета И 35 объединены и подключены к четвертому входу блока 16. Выходы элементов запрета И 35 и 36 соединены с первым и вторым входами третьего элемента ИЛИ 39, а выходы элементов запрета И 37 и 38 соединены с первым и вторым входами четвертого элемента ИЛИ 40, выходы элементов ИЛИ 39 и 40 являются первым и вторым выходами блока 16 объединения умножителей соответственно.

Предлагаемое устройство работает следующим образом. Принимаемые ФМ-сигналы поступают на смесители 1 и 2 суммарного и разностного каналов соответственно, где они преобразуются на промежуточную частоту, смешиваясь с колебаниями, поступающими на гетеродинный вход устройства. После усиления в УПЧ 3 и 4 ФМ-сигналы поступают на промежуточной частоте на первые входы фазовых детекторов 17, 18, на вторые входы которых поступают колебания опорной частоты, а на третьи колебания опорной частоты со сдвигом фаз на 90^o между ними. В результате этого преобразования на выходах блоков 6 и 7 фазовых детекторов появляются квадратурные составляющие ФМ-сигналов на видеочастоте. Эти видеосигналы далее проходят в блоки 8, 9 цифровых фильтров, соответственно, по двум идентичным квадратурным каналам, в каждом из которых они подвергаются бинарному квантованию в амплитудных квантователях 19, 20, затем бинарно квантованные ФМ-сигналы поступают на сдвиговые регистры 21, 22 с отводами от всех N разрядов, с прямых или инверсных выходов в зависимости от кода фазовой манипуляции сигналов и далее многовходовые сумматоры 23 и 24, на выходе которых образуются сжатые сигналы. Затем они поступают на двухвходовые сумматоры 25 и 26, где происходит вычитание постоянной составляющей N/2, образующейся из несимметричного квантования в амплитудных квантователях 19 и 20 (N число разрядов кода ФМ). С выходов БЦФ 8 и БЦФ 9 сжатые сигналы поступают на входы компараторов 27 и 28, составляющих блоки 10, 11, 12, 13 квантования, где сравниваются, соответственно, с пороговыми уровнями X₀ и -X₀. Последние выбираются из условия минимальной ошибки единичного измерения углового рассогласования. При превышении пороговых уровней (X₀) абсолютным значением сигнала формируется логическая единица на соответствующих выходах компараторов 27 и 28, при не превышении - логический нуль. Таким образом, большому положительному сжатому сигналу соответствует сигнал "10" на выходе блока 10 (11, 12, 13) квантования, большому отрицательному сигналу сигнал "01", малому сжатому сигналу, не превысившему (по модулю) ни один из порогов (X₀ или -X₀) - сигнал "00" (первая цифра в выходном сигнале соответствует выходу компаратора 27, вторая выходу компаратора 28). В умножителях 14, 15 происходит арифметическое умножение двухразрядных чисел, поступающих с блоков 10 и 11 квантования, а также с блоков 12 и 13 квантования в соответствии с формулами (7), (8). Работа умножителей 10, 11 отражается таблицей 1.

Простое выполнение умножителей 14, 15 на логических элементах и их работа в соответствии с табл. 1 объясняется рациональным способом кодирования, при котором входные перемножаемые сигналы не могут принимать значения "11". Положительному сигналу углового рассогласования соответствует сигнал "10" на выходах умножителей 14, 15, отрицательному сигналу углового рассогласования соответствует сигнал "01", нулевому сигнал "00". Блок 16 объединения умножителей осуществляет логическое объединение сигналов углового рассогласования, поступающих с выходов умножителей 14, 15 в соответствии с табл. 2.

При разных (ненулевых) сигналах углового рассогласования на первом-втором выходах блоков 14 и 15 на выходах блока 16 образуется нулевой сигнал (сигналы с блоков 14, 15 как бы компенсируют друг друга), при одинаковых сигналах на выходах умножителей 14, 15 на выходах блоков 16 образуется совпадающий с ними сигнал, при наличии ненулевого сигнала лишь одного из умножителей (14 или 15) на выходах блока 16 образуется сигнал, совпадающий с ненулевым сигналом на выходах этого умножителя. Таким образом, на выходах предлагаемого устройства происходит выработка сигналов углового рассогласования (в виде параллельного двоичного кода), которые принимают одно из трех значений (+1, -1, 0) в зависимости от положения цели относительно равносигнального направления.

Как показывает расчет, в заявляемом устройстве дисперсия измерения угла b между направлением на цель и равносигнальным направлением при оптимальном выборе пороговых уровней

определяется выражением

где коэффициент g при рассматриваемом трехуровневом квантовании составляет 1,09. При двухуровневом квантовании g = 1,2,3 а с возрастанием числа уровней квантования γ__→ 1.
Таким образом, принятое в заявляемом устройстве трехуровневое квантование представляется практически оптимальным, т. е. обеспечивает высокую точность (среднеквадратичная ошибка лишь на 4,5% больше потенциальной) или простоте аппаратурной реализации. Коэффициент в выражении (9) определяет потери на амплитудное квантование при цифровой согласованной фильтрации в БЦФ 8(9). Сравнением формул (6) и (9) показывает, что в заявляемом устройстве дисперсия в меньше (ρ_o≪ 1) а точность соответственно выше, чем в устройстве-прототипе. При воздействии шумовой помехи отношение сигнал/шум уменьшается, при этом σ2β

возрастает в заявляемом устройстве как а в прототипе как т.е. в большей степени, так что заявляемое устройство обладает более высокой помехозащищенностью по сравнению с прототипом. В частности, при ρ_o=0,1 дисперсия ошибки в заявляемом устройстве в 5,8 раза меньше, чем в прототипе, а точность, соответственно, в 2,4 раза выше.

Таким образом, технический эффект при промышленном использовании предлагаемого устройства состоит в достижении более высокой точности измерения и помехозащищенности по сравнению с прототипом.

Пользуясь сведениями, представленными в материалах заявки, предлагаемое устройство можно изготовить в производстве, используя известные материалы, элементы, узлы и технологию, и принять в РЛС с моноимпульсным принципом пеленгации, использующих сложные, в частности, фазоманипулированные сигналы, что доказывает промышленную применимость объекта изобретения. В соответствии с материалами заявки был изготовлен опытный образец устройства, испытания которого подтвердили достижение указанного в материалах заявки технического результата.

Источники информации
1. Свиридов Э.Ф. Сравнительная эффективность моноимпульсных радиолокационных систем пеленгации. -Л. Судостроение. 1964. с. 26 32, рис. 7, 8, 9.

2. Леонов А.И. Фомичев К.И. Моноимпульсная радиолокация. -М. Сов. радио. 1970. с. 22, рис. 1.9, прототип.

3. Пестряков В.Б и др. Шумоподобные сигналы в системах передачи информации. -М. Сов. радио. 1973. с. 275.

4. Фалькович С.Е. Прием радиолокационных сигналов на фоне флюктуационных помех. М. Сов. радио. 1961.

Изобретение относится к радиолокационной технике и может быть использовано в радиолокационых станциях (РЛС) с моноимпульсным принципом пеленгации, использующих сложные, в частности, фазоманипулированные (ФМ) сигналы. В предлагаемом устройстве осуществляется образование сигнала углового рассогласования путем логического перемножения одноименных квадратурных составляющих сигналов суммарного и разностного приемных каналов после сжатия ФМ-сигналов на видеочастоте и троичного квантования сжатых сигналов, и объединения результатов перемножения для устранения зависимости от случайной начальной фазы принимаемых сигналов. 3 з.п. ф-лы, 6 ил., 2 табл.

1. Приемное устройство моноимпульсной радиолокационной станции, содержащее суммарный и разностный приемоусилительные каналы, каждый из которых состоит из последовательно соединенных смесителя и усилителя промежуточной частоты, причем вторые входы смесителей обоих каналов соединены с гетеродинным входом устройства, отличающееся тем, что в него введены фазовращатель на 90^o, два блока фазовых детекторов, два блока цифровых фильтров, четыре блока квантования, два умножителя и блок объединения умножителей, причем выходы усилителей промежуточной частоты суммарного и разностного каналов соединены соответственно с первыми входами первого и второго блоков фазовых детекторов, вторые и третьи объединенные входы которых связаны с входом опорных колебаний устройства, вторые непосредственно, а третьи через фазовращатель на 90^o, первый и второй блоки цифровых фильтров по двум входам связаны с выходами соответственно первого и второго блоков фазовых детекторов, а третьими объединенными входами подключены к входу тактовых импульсов устройства, первые выходы первого и второго блоков цифровых фильтров соединены с входами соответственно первого и второго блоков квантования, а вторые их выходы подключены соответственно к входам третьего и четвертого блоков квантования, два выхода первого и третьего блоков квантования соединены с одноименными входами соответственно первого и второго умножителей, третьи и четвертые входы которых подключены к первому и второму выходам соответственно второго и четвертого блоков квантования, выходы обоих умножителей связаны с соответствующими входами с первого по четвертый блока объединения умножителей, выходы которого являются выходами устройства. 2. Устройство по п.1, отличающееся тем, что блок цифровых фильтров содержит два цифровых фильтра, каждый из которых состоит из амплитудного квантователя, сдвигового регистра, многовходового сумматора и двувходового сумматора, выход которого является соответствующим выходом блока, причем информационные входы первого и второго сдвиговых регистров соединены через амплитудные квантователи соответственно с первым и вторым входами блока цифровых фильтров, а входы тактовых импульсов сдвиговых регистров объединены между собой и соединены с третьим входом блока цифровых фильтров, прямые или инверсные в соответствии с кодом фазоманипулированного сигнала выходы разрядов первого и второго сдвиговых регистров соединены поразрядно с соответствующими входами первого и второго многовходовых сумматоров соответственно, выходы многовходовых сумматоров соединены с первыми входами соответствующих двухвходовых сумматоров, вторые входы которых объединены между собой и соединены с числовой шиной. 3. Устройство по п.1, отличающееся тем, что умножитель содержит четыре элемента И и два элемента ИЛИ, причем первый вход умножителя соединен с первым входом первого и вторым входом третьего элементов И, второй вход с первым входом второго и вторым входом четвертого элементов И, третий вход с первым входом четвертого и вторым входом первого элементов И, четвертый вход с первым входом третьего и вторым входом второго элементов И, выходы первого и второго элементов И соединены соответственно с первым и вторым входами первого элемента ИЛИ, выход которого является первым выходом умножителя, выходы третьего и четвертого элементов И соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход которого является вторым выходом умножителя. 4. Устройство по п.1, отличающееся тем, что блок объединения умножителей содержит третий и четвертый элементы ИЛИ и четыре элемента запрета И, причем первый вход блока объединения умножителей соединен с первым входом первого и вторым входом четвертого элементов запрета И, второй вход с вторым входом второго и первым входом третьего элементов запрета И, третий вход с первым входом второго и вторым входом третьего элементов И, четвертый вход блока объединения умножителей с вторым входом первого и первым входом четвертого элементов запрета И, выходы первого и второго элементов запрета И соединены соответственно с первым и вторым входами третьего элемента ИЛИ, выход которого является первым выходом блока объединения умножителей, выходы третьего и четвертого элементов запрета И соответственно с первым и вторым входами четвертого элемента ИЛИ, выход которого является вторым выходом блока объединения умножителей.