БАЗОВЫЙ МАТРИЧНЫЙ КРИСТАЛЛ ОПЕРАТИВНОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА Российский патент 1997 года по МПК H01L21/82 

Изобретение относится к полупроводниковым интегральным схемам и предназначено для использования в оперативных запоминающих устройствах, выполняемых на основе базовых матричных кристаллов.

Известны базовые матричные кристаллы, содержащие определенным образом организованные массивы электронных компонентов, предназначенных для формирования на их основе с помощью разводки широкого набора различных логических и запоминающих элементов и включающих их устройств, в том числе оперативных запоминающих [1]
Недостатком подобных базовых матричных кристаллов является низкая плотность упаковки при реализации на их основе оперативных запоминающих устройств.

Наиболее близким к изобретению по технической сущности и достигаемому эффекту является базовый матричный кристалл [2] содержащий матрицу элементов памяти, каждый из которых имеет вход выборки, подключенный к общей для элементов памяти, составляющих строку матрицы, словарной шине и информационные входы выходы, которые у элементов памяти, составляющих столбцы матрицы, объединены разрядными шинами кристалла.

Выборка нужного элемента памяти для записи или считывания информации осуществляется посредством подачи определенных сигналов на словарную шину и информационные входы выходы, соответствующие строке и столбцу матрицы, содержащим выбираемый элемент памяти. При данном принципе функционирования в одном акте обращения к матрице одновременно может быть осуществлены запись или считывание только одного элемента памяти или нескольких, но расположенных в одной строке матрицы. Таким образом, конструкция матрицы элементов памяти кристалла прототипа допускает варьирование информационной организации только по признаку разрядности и не дает возможности получения доступа одновременно к нескольким элементам памяти по более чем одному независимо адресуемому информационному каналу порту.

Это является недостатком базового матричного кристалла прототипа, ограничивающим его функциональные возможности.

Цель изобретения в устранении названного недостатка базового матричного кристалла.

Это достигается тем, что в базовом матричном кристалле оперативного запоминающего устройства, содержащем матрицу элементов памяти, каждый из которых имеет вход выборки и информационные входы выходы, которые у элементов памяти, составляющих столбцы матрицы, объединены разрядными шинами кристалла, каждый элемент памяти выполнен с двумя входами выходами обмена информации, элементы памяти объединены в запоминающие ячейки параллельного доступа, при этом входы выборки одноименных элементов памяти запоминающих ячеек параллельного доступа объединены соответствующими словарными шинами, а вдоль каждой строки в каждой запоминающей ячейке параллельного доступа выполнены трассы по числу элементов памяти запоминающей ячейки параллельного доступа.

Базовый кристалл отличается от прототипа наличием дополнительных конструктивных элементов: входов выходов обмена информации и трасс для размещения дополнительных словарных шин и связей обмена информации. Отличительные признаки изобретения в известных технических решениях, обладающих аналогичными свойствами, не обнаружены.

Положительный эффект достигается за счет того, что благодаря введенным признакам создается возможность на основе элементов памяти, содержащихся в базовом матричном кристалле, формировать накопители информации с параллельным доступом по варьируемому в определенных пределах числу независимых произвольно адресуемых информационных каналов портов.

На фиг. 1 изображена схема размещения и связей конструктивных элементов фрагмента трехпортового накопителя информации оперативного запоминающего устройства, на основе базового матричного кристалла; на фиг. 2 схема объединения элементов памяти в запоминающие ячейки с тремя каналами информационного доступа.

Базовый матричный кристалл оперативного запоминающего устройства содержит матрицу элементов 1 памяти, каждый из которых имеет вход 2 выборки, размещенный в зоне расположения трасс 3 словарных шин 4, ориентированных вдоль строк элементов 1 памяти, информационные входы выходы 5, которые у элементов 1 памяти, составляющих столбцы матрицы, объединены разрядными шинами 6 кристалла, и два входа выхода 7 обмена информации, размещенные в зоне расположения трасс 8 связей 9 обмена информации. Количество трасс 3 расположения словарных шин 4 равно максимальному предусмотренному для базового матричного кристалла числу информационных каналов независимого доступа к элементам памяти. В многопортовом оперативном запоминающем устройстве, сформированном на основе базового матричного кристалла, элементы 1 памяти в количестве, равном числу информационных каналов, объединены в запоминающие ячейки 10 параллельного доступа посредством соединения входов выходов 7 обмена информации связями 9, расположенными по трассам 8, при этом входы 2 выборки одноименных элементов 1 памяти запоминающих ячеек 10 параллельного доступа объединены соответствующими словарными шинами 4.

В каждой строке матрицы в группах из трех соседних элементов 1 памяти входы 2 выборки первого, второго и третьего элементов 1 памяти подключены соответственно к первой, второй и третьей словарным шинам 4. В каждой запоминающей ячейке 10 у первого элемента 1 памяти входы выходы 7 обмена информации с помощью первой и второй связей 9 соединены с входами выходами 7 второго и третьего элементов 1 памяти, другие входы выходы 7 которых соединены третьей связью 9. Таким образом, связи 9 замыкают элементы 1 памяти, составляющие запоминающую ячейку, в кольцевую цепь (фиг.2).

Оперативное запоминающее устройство на основе базового матричного кристалла работает следующим образом.

В режиме хранения каждая запоминающая ячейка 10 выполняет функцию хранения единицы информации, объединенные в ней элементы 1 памяти находятся в одном и том же состоянии. На все шины 4 и 6 активные сигналы не поступают.

В режиме считывания по какому-либо информационному каналу на соответствующую шину 4, принадлежащую строке матрицы, содержащей выбираемую запоминающую ячейку 10, поступает сигнал выборки. Все элементы 1 памяти строки, подключенные к данной шине 4, при этом оказываются под воздействием активного сигнала по входу 2 выборки и из режима хранения переходят в режим считывания, формируя соответствующие своим состояниям информационные сигналы на связанных с ними шинах 6. Мультиплексированием этих сигналов осуществляют выборку нужной запоминающей ячейки 10 по столбцу.

Запись информации в запоминающую ячейку 10 в одном акте обращения во избежании конфликта допустима только по одному информационному каналу. На соответствующий этому каналу элемент 1 памяти выбираемой запоминающей ячейки оказывают одновременное воздействие сигналом выборки по входу 2 и информационным сигналом по входам выходам 5, селективно поступающими по соответствующим шинам 4 и 6.

Под действием сигнала выборки и информационного сигнала выбранный для записи элемент 1 памяти принимает требуемое состояние. Если в результате записи происходит изменение состояния элемента 1 памяти, это отражается соответствующим изменением сигналов на его входах-выходах 7. По связям 9 измененные сигналы поступают на входы выходы 7 соседних по запоминающей ячейке 10 элементов 1 памяти, что приводит к переключению их в такое же, как у выбранного элемента 1 состояние. Если какой-либо из соседних элементов 1 памяти находится в режиме считывания, то одновременно со сменой его состояния изменится информационный сигнал, формируемый им на соответствующих разрядных шинах 6.

Другие элементы 1 памяти выбранной строки, имеющие активный сигнал на входе 2 выборки, но не получающие информационного сигнала по входам выходам 5, находятся в режиме считывания и сохраняют свои состояния. Элементы 1 памяти, составляющие выбранный для записи столбец матрицы, но не имеющие активного сигнала выборки на входе 2, не воспринимают информационный сигнал, поступающий на их входы выходы 5.

Расширение функциональных возможностей базового матричного кристалла оперативного запоминающего устройства достигается благодаря тому, что на основе содержащихся в его матрице элементов памяти могут быть сформированы массивы запоминающих ячеек с варьируемым числом каналов параллельного доступа.

Изобретение относится к полупроводниковым интегральным схемам и предназначено для использования в оперативных запоминающих устройствах, выполняемых на основе базовых матричных кристаллов. Цель: в расширении функциональных возможностей базового матричного кристалла оперативного запоминающего устройства за счет того, что благодаря введению конструктивных элементов: входов - выходов 7 обмена информации, трасс 3 для размещения дополнительных словарных шин 4 и трасс 8 для размещения связей 9 обмена информации, создается возможность формирования на основе матрицы элементов памяти запоминающих ячеек 10 и содержащих их накопителей информации с параллельным доступом по варьируемому в некоторых пределах числу независимых произвольно адресуемых информационных каналов - портов. Базовый матричный кристалл также содержит входы 2 выборки, информационные входы - выходы 5 и разрядные шины 6. 2 ил.

Базовый матричный кристалл оперативного запоминающего устройства, содержащий матрицу элементов памяти, каждый из которых имеет вход выборки и информационные входы-выходы, которые у элементов памяти, составляющих столбцы матрицы, объединены разрядными шинами кристалла, отличающийся тем, что каждый элемент памяти выполнен с двумя входами-выходами обмена информации, элементы памяти объединены в запоминающие ячейки параллельного доступа, при этом входы выборки одноименных элементов памяти запоминающих ячеек параллельного доступа объединены соответствующими словарными шинами, а вдоль каждой строки в каждой запоминающей ячейке параллельного доступа выполнены трассы по числу элементов памяти запоминающей ячейки параллельного доступа.