ЦИФРОВОЙ МОДУЛЯТОР ДЛЯ ПРЕОБРАЗОВАТЕЛЯ ЧАСТОТЫ АСИНХРОННОГО ДВИГАТЕЛЯ Российский патент 1998 года по МПК H03K7/08 

Изобретение относится к области импульсной техники и может быть использовано в преобразователях систем управления.

Наиболее близким к изобретению по технической сущности является цифровой модулятор (см. авт. св. СССР N 1800604. опубл. 1993), содержащий генератор прямоугольных импульсов, два счетчика, триггер знака, триггер, четыре элемента ИЛИ, инвертор, одиннадцать элементов И, шесть элементов И-НЕ, дешифратор, четыре формирователя импульсов, сумматор, регистр, двоично-шестиричный счетчик, схему ограничения и схему сброса.

Недостатком наиболее близкого к изобретению цифрового модулятора является сложность технической реализации. Кроме того, названный цифровой модулятор обеспечивает закон управления силовыми транзисторами с 2/3π - коммутацией, что приводит к изменению формы выходного напряжения преобразователя частоты при изменении параметров активно-индуктивной нагрузки за счет влияния ЭДС самоиндукции (см. Михайлов О.П. Автоматизированный электропривод станков и промышленных роботов. М.: Машиностроение, 1990, с. 179).

Сущность изобретения заключается в том, что в цифровом модуляторе для преобразователя частоты асинхронного двигателя, содержащем генератор прямоугольных импульсов, первый и второй счетчики, триггер знака, триггер, первый, второй, третий и четвертый элементы ИЛИ, инвертор, элемент И, первый, второй, третий, четвертый, пятый и шестой элементы И-НЕ, дешифратор, первый и второй формирователи импульсов, сумматор, регистр, двоично-шестиричный счетчик, схему ограничения и схему сброса, причем выход генератора прямоугольных импульсов соединен со счетным входом первого счетчика и первыми входами первого и второго элементов ИЛИ и регистра, вторые входы первого и второго элементов ИЛИ соединены соответственно с прямым и инверсным выходами триггера знака, первый вход которого соединен с шиной знака, а второй вход - с выходом инвертора, выходы первого и второго элементов ИЛИ соединены соответственно с входами обратного и прямого счета второго счетчика, разрядные входы которого соединены с выходом схемы ограничения, разрядные входы которой соединены с шиной входного сигнала, а знаковый вход - с шиной знака, разрядные входы первого счетчика соединены с общей шиной, а выход переноса - с первым входом элемента И, прямой и инверсный выходы триггера знака соединены соответственно с первыми входами третьего и четвертого элементов ИЛИ, вторые входы которых соединены с выходом первого формирователя импульсов, первый, второй и третий входы дешифратора соединены соответственно с первым, вторым и третьим выходами двоично-шестиричного счетчика, входы прямого и обратного счета которого соединены соответственно с выходами третьего и четвертого элементов ИЛИ, первый выход дешифратора соединен с первыми входами первого и пятого элементов И-НЕ, второй выход дешифратора соединен с вторым входом первого и первым входом шестого элементов И-НЕ, третий выход дешифратора соединен с первым входом второго и вторым входом шестого элементов И-НЕ, четвертый выход дешифратора соединен с вторым входом второго и первым входом четвертого элементов И-НЕ, пятый выход дешифратора соединен с первым входом третьего и вторым входом четвертого элементов И-НЕ, шестой выход дешифратора соединен с вторыми входами третьего и пятого элементов И-НЕ, выход схемы ограничения соединен с первым входом сумматора, выход которого соединен с вторым входом регистра, выход которого соединен с вторым входом сумматора, выход схемы сброса с вторым входом элемента И и третьим входом регистра, выход второго счетчика соединен с первым входом триггера, выход которого соединен с четвертым входом дешифратора, выход элемента И соединен с вторым входом триггера, входами записи информации первого и второго счетчиков и входом инвертора, старший разряд выхода регистра соединен с входом первого формирователя импульсов, выход которого соединен с входом второго формирователя импульсов, выход которого соединен с пятым входом дешифратора, первый, второй, третий, четвертый, пятый и шестой выход дешифратора соединен соответственно с третьим входами третьего, пятого, первого, шестого, второго и четвертого элементов И-НЕ, выходы которых соединены с выходными шинами.

Существенные отличия находят свое выражение в новой совокупности связей между элементами устройства. Указанная совокупность связей позволяет упростить конструкцию цифрового модулятора для преобразователя частоты асинхронного двигателя и обеспечить закон управления силовыми транзисторами преобразователя частоты с π - коммутацией.

На фиг. 1 представлена функциональная схема цифрового модулятора для преобразователя частоты асинхронного двигателя; на фиг 2 - функциональная схема схемы ограничения; на фиг. 3 - функциональная схема двоично-шестиричного счетчика; на фиг. 4 - временные диаграммы работы устройства.

Управление скоростью асинхронного двигателя осуществляется одновременным изменением частоты f и амплитуды напряжения U, подаваемого на обмотки статора, что достигается путем соответствующего переключения силовых транзисторных ключей, соединенных в трехфазный мост и подключенных к источнику постоянного напряжения. При этом порядок последовательности работы силовых ключей (см. Башарин А.В., Новиков А.В., Соколовский Г.Г. Управление электроприводами. Ленинград: Энергоатомиздат, 1982, с. 99), образующий правое или левое направление вращающегося поля статора, приведен в табл. 1. Здесь для упрощения устройства при одновременном обеспечении наглядности его описания введен кодификатор схем включения ключей.

Включение транзисторных ключей осуществляется с частотно-широтно-импульсной модуляцией. При этом частота f определяет угловую скорость двигателя, а скважность Y - среднее значение амплитуды питающего напряжения. Автоматическое изменение f и Y выполняется в функции требуемого значения угловой скорости двигателя.

Для выбора схемы включения в соответствии с заданным направлением вращения может быть использован, например, дешифратор К555ИД7, позволяющий преобразователь 3-разрядный двоичный код в напряжение низкого логического уровня, появляющегося на одном из восьми выходов F0, F1,...F7. К входным разрядам A0, A1, A2 указанного дешифратора подключены выходные разряды двоично-шестиричного счетчика, направление счета которого определяет заданное направление вращения.

Учитывая, что в соответствии с принятым кодификатором (табл. 1) каждому ключу соответствует код, приведенный в табл. 2, для описания состояния ключей введем в рассмотрение следующие логические функции Sk (k = 1,2,...,6, где k - номер ключа) условий отпирания ключей:
.

Цифровой модулятор (фиг. 1) для преобразователя частоты асинхронного двигателя содержит генератор 1 прямоугольных импульсов, счетчики 2 и 3, триггер 4 знака, триггер 5, элементы ИЛИ 6, 7, 8 и 9, инвертор 10, элемент И 11, элементы И-НЕ 12, 13, 14, 15, 16 и 17, дешифратор 18, формирователи 19 и 20 импульсов, сумматор 21, регистр 22, двоично-шестиричный счетчик 23, схему 24 ограничения и схему 25 сброса, выходные шины 26, 27, 28, 29, 30 и 31, шину 32 входного сигнала, шину 33 знака. Выход генератора 1 прямоугольных импульсов соединен со счетным входом счетчика 2 и первыми входами элементов ИЛИ 6 и 7 и регистра 22. Вторые входы элементов ИЛИ 6 и 7 соединены соответственно с прямым и инверсным выходами триггера 4 знака, первый вход которого соединен с шиной 33 знака, а второй вход (вход стробирования - с выходом инвертора 10. Выходы элементов ИЛИ 6 и 7 соединены соответственно с входами обратного и прямого счета счетчика 3, разрядные входы которого соединены с выходом схемы 24 ограничения. Разрядные входы схемы 24 ограничения соединены с шиной 32 входного сигнала, а знаковый вход - с шиной 33 знака. Разрядные входы счетчика 2 соединены с общей шиной, а выход переноса - с первым входом элемента И 11. Прямой и инверсный выходы триггера 4 знака соединены соответственно с первыми входами элементов ИЛИ 8 и 9, вторые входы которых соединены с выходом формирователя 19 импульсов. Первый, второй и третий входы дешифратора 18 соединены соответственно с первым, вторым и третьим выходами двоично-шестиричного счетчика 23, входы прямого и обратного счета которого соединены соответственно с выходами элементов ИЛИ 8 и 9. первый выход (F0) дешифратора 18 соединен с первыми входами элементов И-НЕ 12, 14 и 16. Второй выход (F1) дешифратора 18 соединен с вторыми входами элементов И-НЕ 12 и 16 и первым входом элемента И-НЕ 17. Третий выход (F2) дешифратора 18 соединен с третьим входом элемента И-НЕ 12, первым входом элемента И-НЕ 13 и вторым входом элемента И-НЕ 17. Четвертый выход (F3) дешифратора 18 соединен с вторым входом элемента И-НЕ 13, первым входом элемента И-НЕ 15 и третьим входом элемента И-НЕ 17. Пятый выход (F4) дешифратора 18 соединен с третьим входом элемента И-НЕ 13 и вторым входами элементов И-НЕ 14 и 15. Шестой выход (F5) дешифратора 18 соединен с третьим входами элементов И-НЕ 14, 15 и 16. Выход схемы 24 ограничения соединен с первым входом сумматора 21, выход которого соединен с вторым входом регистра 22, а выход последнего соединен с вторым входом сумматора 21. Выход схемы 25 сброса соединен с вторым элемента И 11 и третьим входом регистра 22. Выход переноса счетчика 3 соединен с первым входом (например, входом установки) триггера 5, выход (например, прямой) которого соединен с четвертым входом (входом разрешения) дешифратора. Выход элемента И 11 соединен с вторым входом (например, входом сброса) триггера 5, входами записи информации счетчиков 2 и 3 и входом инвертора 10. Старший разряд выхода регистра 22 соединен с входом формирователя 19 импульсов, выход которого соединен с входом формирователя 20 импульсов. Выход последнего соединен с пятым входом (вход разрешения) дешифратора 18. Выходы элементов И-НЕ 12, 13, 14, 15, 16 и 17 соединены с выходными шинами 26, 27, 28, 29, 30 и 31.

Генератор 1 прямоугольных импульсов может быть выполнен, например, на микросхемах К155ЛА3 с кварцевой стабилизацией или с времязадающим конденсатором. Счетчики 2 и 3 реализованы, например, на микросхемах К555ИЕ7, причем выход переноса может быть сформирован подключением на соответствующий выходной разряд одновибратора К555АГ3 или объединением через элемент И штатных выходов переноса. Триггер 4 знака и триггер 5, например, выполнены на микросхемах К555ТМ2, элементы ИЛИ 6, 7, 8 и 9 - на микросхемах К555ЛЛ1, инвертор 10 - на микросхеме К555ЛН1. элемент И 11 - на микросхеме К555ЛИ1, элементы И-НЕ 12, 13, 14, 15, 16 и 17 - на микросхемах К555ЛА1, дешифратор 18 - на микросхеме К555ИД7, формирователи 19 и 20 импульсов - на микросхемах К555АГ2, сумматор 21 - на микросхемах К155ИМ3, регистр 22 - на микросхемах К155ТМ8.

Схема 24 ограничения (фиг. 2) содержит, например, группу 34 элементов ИЛИ, группу 35 элементов И, элемент И-НЕ 36, элемент ИЛИ 37, элемент ИЛИ 38, элемент ИЛИ-НЕ 39, инвертор 40.

В зависимости от величины, на которой должен быть ограничен входной сигнал, n разрядов шины 32 разбиваются на две группы: с 1 до (n - m) и с (n - m + 1) до n, причем m < n. Первая группа разрядов - с 1 до n - m - соединена с первым входами группы 34 элементов ИЛИ, выходы которых соединены с первыми входами группы 35 элементов И, выходы которых являются (n - m)-младшими разрядами выхода схемы 24 ограничения. Вторая группа разрядов шины 32 - c n - m + 1 до n - соответствует разрядами выхода схемы 24 ограничения. Вторая группа шины 32 - с n - m + 1 до n - соответствует разрядам выхода схемы 24 ограничения. Они соединены с m входами элементов И-НЕ 36 и ИЛИ 37. Выход элемента И-НЕ 36 соединен с первым входом элемента ИЛИ 38, выход которого соединен с вторым входами группы 35 элементов И. Выход элемента ИЛИ 37 соединен с первым входом элемента ИЛИ-НЕ 39, второй вход которого соединен с выходом инвертора 40, а выход - с вторыми входами группы 34 элементов ИЛИ. Второй вход элемента ИЛИ 38 и вход инвертора 40 соединены с шиной знака.

Двоично-шестиричный счетчик 23 (фиг. 3) содержит, например, двоичный счетчик 41, элементы И 42 и 43, формирователь 44 импульсов, элемент И-НЕ 45. Первый, второй и третий разряды счетчика 41 являются соответственно первым, вторым и третьим выходами двоично-шестиричного счетчика 23. Первый и третий разряды счетчика 41 соединены соответственно с первым и вторым входами элемента И 41, выход которого соединен с первым входом элемента И 43, выход которого соединен с входом формирователя 44 импульсов, выход которого соединен с первым входом элемента И-НЕ 45, выход которого соединен с входом сброса счетчика 41. Второй вход элемента И 43 соединен с инверсным выходом триггера 4 знака. Второй вход элемента И-НЕ 45 соединен с выходом схемы 25 сброса. Выход переноса счетчика 41 соединен с входом записи информации названного счетчика. Первый и четвертый разряды входа предварительной установки счетчика 41 соединен с общей шиной, а на второй и третий разряды подается сигнал логической единицы. Входы прямого и обратного счета счетчика 41 являются одноименными входами двоично-шестиричного счетчика 23.

Схема 25 сброса, например, может быть выполнена в виде последовательно соединенных резистора и конденсатора, причем второй вывод резистора присоединяется к шине питания, а второй вывод конденсатора - к общей шине. Вывод сопротивления, соединенный с конденсатором, является выходом схемы 25 сброса.

Цифровой модулятор для преобразователя частоты асинхронного двигателя работает следующим образом. После включения напряжения питания схема 25 сброса формирует сигнал, который устанавливает в исходное состояние регистр 22. Этот же сигнал через элемент И 11 устанавливает в исходное состояние триггер 5, стробирует счетчики 2 и 3 и далее через инвертор 10 стробирует триггер 4 знака. При этом входной сигнал, пройдя через схему 24 ограничения, записывается в прямом (при положительном знаке сигнала) или в обратном (при отрицательном знаке сигнала) коде в счетчик 3, а код знака этого сигнала записывается в триггер 4 знака.

В зависимости от знака входного сигнала импульсы генератора 1 с частотой f0 проходят либо через элемент ИЛИ 6 (знак положительный), либо через элемент ИЛИ 7 (знак отрицательный) и поступают соответственно либо на вход обратного счета, либо на вход прямого счета счетчика 3. В зависимости от величины N входного сигнала на выходе переноса счетчика 3 через интервал времени t2 = N/f0 после стробирования появится отрицательный импульс (фиг. 4). Этот отрицательный импульс с выхода счетчика 3 поступает на вход установки триггера 5, на выходе которого при этом появляется сигнал высокого уровня (фиг. 4б). Через интервал времени t2 = 2ⁿ/f0, где n - количество разрядов двоичного счетчика, после стробирования на выходе счетчика 2 появится отрицательный импульс (фиг. 4в), который, пройдя через элемент И 11, устанавливает на выходе триггера 5 сигнал низкого уровня, стробирует счетчики 2 и 3 и далее через инвертор 10 стробирует триггер 4 знака. После этого процесс формирования выходных сигналов счетчиков 2 и 3 и триггера 5 повторяется. В результате на выходе триггера 5 (фиг. 4б) получается сигнал со скважностью Y = N/2ⁿ.

Одновременно с работой названных выше элементов входной сигнал через схему 24 ограничения поступает на вход сумматора 21 и суммируется с сигналом на выходе регистра 22. В первоначальный момент времени на выходе регистра 22 находится нулевой сигнал. По приходе импульса с генератора 1 в регистр 22 записывается сигнал с выхода сумматора 21 и далее процесс повторяется. В результате происходит нарастание сигнала на входе сумматора 21 и регистра 22. Вследствие этого на старшем разряде выхода регистра 22 появляется сигнал высокого уровня с частотой f1, которая при наличии двойной разрядности сумматора 21 и регистра 22 линейно зависит от величины N входного сигнала: f1 = f0N/2²ⁿ.

При появлении сигнала высокого уровня на старшем разряде выхода регистра 22 формирователь 19 импульсов формирует короткие импульсы, которые через элемент ИЛИ 8 или 9 поступают либо на вход прямого счета, либо на вход обратного счета двоично-шестиричного счетчика 23. При этом на первом, втором и третьем выходах названного счетчика формируются периодически сигналы (фиг. 4 г, д, е соответственно), причем частота f появления одного и того же кодового сочетания на этих выходах определяется выражением f = f1/6.

В зависимости от кодового сочетания сигналов выходов двоично-шестиричного счетчика 23 и сигнала с триггера 5 дешифратор 18 и элементы И-НЕ 12, 13, 14, 15, 16 и 17, реализующие логические функции S1 - S6, подают частотно-широтно-модулированный сигнал на выходные шины 26, 27, 28, 29, 30 - 31 (фиг. 4ж, 3, и, к, л, м) цифрового модулятора для преобразователя частоты для асинхронного двигателя, причем частота f смены сочетаний работающих выходов меняется в функции входного сигнала, а длительность работы каждого выхода составляет 180 эл. град.

Формирователь 20 импульсов подает импульс на вход разрешения дешифратор 18, что необходимо для формирования раздвижки фронтов при смене кодовой комбинации на входе дешифратора 18.

Таким образом, предложенный цифровой модулятор для преобразования частоты асинхронного двигателя позволяет упростить конструкцию цифрового модулятора и обеспечить закон управления силовыми транзисторами преобразователя с π -коммутацией.

Изобретение относится к области импульсной техники и может быть использовано в преобразователях систем управления. Цифровой модулятор для преобразования частоты асинхронного двигателя содержит генератор 1 прямоугольных импульсов, счетчики 2 и 3, триггер 4 знака, триггер 5, элементы ИЛИ 6, 7, 8 и 9, инвертор 10, элемент И 11, элементы И - НЕ 12, 13, 14, 15, 16 и 17, дешифратор 18, формирователи 19 и 20 импульсов, сумматор 21, регистр 22, двоично-шестиричный счетчик 23, схему 24 ограничения и схему 25 сброса, выходные шины 26, 27, 28, 29, 30 и 31, шину 32 входного сигнала, шину 33 знака. Использование изобретения позволяет упростить конструкцию цифрового модулятора для преобразователя частоты асинхронного двигателя и обеспечить закон управления силовыми транзисторами преобразователя частоты с π -коммутацией. 2 табл., 4 ил.

Цифровой модулятор для преобразователя частоты асинхронного двигателя, содержащий генератор прямоугольных импульсов, первый и второй счетчики, триггер знака, триггер, первый - четвертый элементы ИЛИ, инвертор, элемент И, первый - шестой элементы И - НЕ, дешифратор, первый и второй формирователи импульсов, сумматор, регистр, двоично-шестиричный счетчик, схему ограничения и схему сброса, причем выход генератора прямоугольных импульсов соединен со счетным входом первого счетчика и первыми входами первого и второго элементов ИЛИ и регистра, вторые входы первого и второго элементов ИЛИ соединены соответственно с прямым и инверсным выходами триггера знака, первый вход которого соединен с шиной знака, а второй вход - с выходом инвертора, выходы первого и второго элементов ИЛИ соединены соответственно с входами обратного и прямого счета второго счетчика, разрядные входы которого соединены с выходом схемы ограничения, разрядные входы которой соединены с шиной входного сигнала, а знаковый вход - с шиной знака, разрядные входы первого счетчика соединены с общей шиной, а выход переноса - с первым входом элемента И, прямой и инверсный выходы триггера знака соединены соответственно с первыми входами третьего и четвертого элементов ИЛИ, вторые входы которых соединены с выходом первого формирователя импульсов, первый - третий входы дешифратора соединены соответственно с первым - третьим выходами двоично-шестиричного счетчика, входы прямого и обратного счета которого соединены соответственно с выходами третьего и четвертого элементов ИЛИ, первый выход дешифратора соединен с первыми входами первого и пятого элементов И - НЕ, второй выход дешифратора - с вторым входом первого и первым входом шестого элементов И - НЕ, третий выход - с первым входом второго и вторым входом шестого элементов И - НЕ, четвертый выход - с вторым входом второго и первым входом четвертого элементов И - НЕ, пятый выход - с первым входом третьего и вторым входом четвертого элементов И - НЕ, шестой выход - с вторыми входами третьего и пятого элементов И - НЕ, выход схемы ограничения соединен с первым входом сумматора, выход которого соединен с вторым входом регистра, выход которого соединен с вторым входом сумматора, выход схемы сброса соединен с вторым входом элемента И и третьим входом регистра, отличающийся тем, что выход второго счетчика соединен с первым входом триггера, выход которого соединен с четвертым входом дешифратора, выход элементов И соединен с вторым входом триггера, входами записи информации первого и второго счетчиков и входом инвертора, старший разряд выхода регистра соединен с входом первого формирователя импульсов, выход которого соединен с входом первого формирователя импульсов, выход которого соединен с входом второго формирователя импульсов, выход которого соединен с пятым входом дешифратора, первый - шестой выходы дешифратора соединены соответственно с третьими входами третьего, пятого, первого, шестого, второго и четвертого элементов И - НЕ, выходы которых соединены с выходными шинами.