ЦИФРОВОЙ МОДУЛЯТОР ДЛЯ ПРЕОБРАЗОВАНИЯ ЧАСТОТЫ Российский патент 2018 года по МПК H03K7/08 

Изобретение относится к области импульсной техники и может быть использовано в преобразователях частоты для управления электродвигателями переменного тока.

Наиболее близким по технической сущности является цифровой модулятор для преобразователя частоты (см. патент РФ №2216850, опубл. 20.11.2003, бюл. №32), содержащий генератор прямоугольных импульсов, четыре счетчика, три триггера, четыре элемента ИЛИ, инвертор, два элемента И, шесть элементов И-НЕ, три дешифратора, два формирователя импульсов, два сумматора, два регистра, двочно-шестиричный счетчик, схему ограничения, схему сброса, шесть выходных шин, шину входного сигнала и шину знака.

Недостаток наиболее близкого цифрового модулятора заключается в том, что он позволяет сформировать только линейный закон регулирования напряжения в функции частоты силового преобразователя и не имеет возможности независимого регулирования максимальной частоты напряжения и широтно-импульсной модуляции.

Технический результат достигается тем, что в цифровой модулятор для преобразователя частоты, содержащий первый генератор прямоугольных импульсов, первый, второй, третий и четвертый счетчики, первый, второй и третий триггеры, первый, второй, третий и четвертый элементы ИЛИ, инвертор, первый и второй элементы И, первый, второй, третий, четвертый, пятый и шестой элементы И-НЕ, первый, второй и третий дешифраторы, первый и второй формирователи импульсов, первый и второй сумматоры, первый и второй регистры, двоично-шестиричный счетчик и схему сброса, причем выход первого генератора прямоугольных импульсов соединен с первыми входами первого и второго счетчиков и первого и второго элементов ИЛИ, первый выход первого триггера соединен с вторым входом первого и первым входом третьего элементов ИЛИ, второй выход первого триггера соединен с вторым входом второго элемента ИЛИ и первыми входами четвертого элемента ИЛИ и двоично-шестиричного счетчика, выходы первого и второго элементов ИЛИ соединены соответственно с первым и вторым входами третьего счетчика, выход первого счетчика соединен с первым входом первого элемента И, выход первого формирователя импульсов соединен с входом второго формирователя импульсов и вторыми входами третьего и четвертого элементов ИЛИ, выходы которых соединены соответственно с вторым и третьим входами двоично-шестиричного счетчика, первый, второй и третий выходы двочно-шестиричного счетчика соединены соответственно с первым, вторым и третьим входами первого, второго и третьего дешифраторов, выход первого сумматора соединен с первым входом первого регистра, выход которого соединен с первым входом первого сумматора, старший разряд выхода первого регистра соединен с первым входом второго регистра и первым входом четвертого счетчика, выход которого соединен с входом первого формирователя импульсов, выход схемы сброса соединен с первыми входами первого триггера и второго элемента И, вторыми входами первого регистра и первого элемента И, выход третьего счетчика соединен с первым входом второго триггера, выход которого соединен с четвертыми входами первого, второго и третьего дешифраторов, выход второго счетчика соединен с первым входом третьего триггера, первый выход которого соединен с пятым входом первого дешифратора, а второй выход - с пятым входом второго дешифратора, выход первого элемента И соединен с вторыми входами второго и третьего триггеров, первого и второго счетчиков, третьим входом третьего счетчика и входом инвертора, выход которого соединен с вторым входом первого триггера, выход второго формирователя импульсов соединен с вторым входом второго элемента И и шестыми входами первого и второго дешифраторов, выход второго сумматора соединен с вторым входом второго регистра, выход которого соединен с первым входом второго сумматора и третьим входом второго счетчика, выход второго элемента И соединен с третьим входом второго регистра, первый, второй, третий, четвертый, пятый и шестой выходы первого дешифратора соединены соответственно с первыми входами первого, шестого, второго, четвертого, третьего и пятого элементов И-НЕ, выходы которых соединены с выходными шинами, первый, второй, третий, четвертый, пятый и шестой выходы второго дешифратора соединены соответственно с вторыми входами третьего, пятого, первого, шестого, второго и четвертого элементов И-НЕ, первый, второй, третий, четвертый, пятый и шестой выходы третьего дешифратора соединенны соответственно с третьими входами пятого, первого, шестого, второго, четвертого и третьего элементов И-НЕ, дополнительно введены второй генератор прямоугольных импульсов, третий и четвертый регистры, четвертый триггер, седьмой элемент И-НЕ и третий формирователь импульсов, причем выход второго генератора прямоугольных импульсов соединен с третьим входом первого регистра и первым входом седьмого элемента И-НЕ, второй вход которого соединен с выходом первого элемента И, шина сигнала задания частоты соединена с первым входом третьего регистра, выход которого соединен с вторым входом первого сумматора, шина сигнала задания напряжения соединена с первым входом четвертого регистра, выход которого соединен с вторым входом второго сумматора и четвертым входом третьего счетчика, шина сигнала знака соединена с первым входом четвертого триггера, выход которого соединен с третьим входом первого триггера, шина сигнала синхронизации соединена с первым входом третьего формирователя импульсов, выход которого соединен с вторыми входами третьего и четвертого регистров и четвертого триггера, выход седьмого элемента И-НЕ соединен с вторым входом третьего формирователя импульсов, выход схемы сброса соединен с вторым входом четвертого счетчика, третьими входами третьего и четвертого регистров и четвертого триггера и четвертым входом двоично-шестиричного счетчика.

Существенные отличия находят свое выражение в новой совокупности связей между элементами устройства. Указанная совокупность связей позволяет с помощью предлагаемого цифрового модулятора формировать различные законы регулирования напряжения в функции частоты силового преобразователя и обеспечить возможность независимого регулирования максимальной частоты напряжения и широтно-импульсной модуляции.

На фиг. 1 представлена функциональная схема цифрового модулятора для преобразователя частоты, на фиг. 2 - функциональная схема двоично-шестиричного счетчика, на фиг. 3 - временные диаграммы работы устройства, на фиг. 4 - диаграммы фазных и линейного напряжений на статоре электродвигателя переменного тока.

Цифровой модулятор для преобразователя частоты (фиг. 1) содержит генератор 1 и 2 прямоугольных импульсов, счетчики 3, 4, 5 и 6, триггеры 7, 8, 9 и 10, элементы 11, 12, 13 и 14 ИЛИ, инвертор 15, элементы 16 и 17 И, элементы 18, 19, 20, 21, 22, 23 и 24 И-НЕ, дешифраторы 25, 26 и 27, формирователи 28, 29 и 30 импульсов, сумматоры 31 и 32, регистры 33, 34, 35 и 36, двочно-шестиричный счетчик 37, схему 38 сброса, выходные шины 39, 40, 41, 42, 43 и 44, шину 45 сигнала задания частоты, шину 46 сигнала задания напряжения, шину 47 сигнала знака и шину 48 сигнала синхронизации.

Выход генератора 1 прямоугольных импульсов соединен с первыми (счетными) входами счетчиков 4 и 6 и первыми входами элементов 11 и 12 ИЛИ. Первый (прямой) выход триггера 8 соединен с вторым входом элемента 11 ИЛИ и первым входом элемента 14 ИЛИ. Второй (инверсный) выход триггера 8 соединен с вторым входом элемента 12 ИЛИ и первыми входами элемента 13 ИЛИ и двоично-шестиричного сетчика 37. Выходы элементов 11 и 12 ИЛИ соединены соответственно с первым (обратного счета) и вторым (прямого счета) входами счетчика 4. Выход (переноса) счетчика 6 соединен с первым входом элемента 16 И. Выход формирователя 28 импульсов соединен с входом формирователя 29 импульсов и вторыми входами элементов 13 и 14 ИЛИ, выходы которых соединены соответственно с третьим (обратного счета) и вторым (прямого счета) входами двоично-шестиричного счетчика 37. Первый, второй и третий (информационные) выходы двочно-шестиричного счетчика 37 соединены соответственно с первым, вторым и третьим (информационными) входами дешифраторов 25, 26 и 27. Выход сумматора 31 соединен с первым (информационным) входом регистра 35, выход которого соединен с первым входом сумматора 31. Старший разряд выхода регистра 35 соединен с первым (стробирования) входом регистра 36 и первым (прямого счета) входом счетчика 3, выход которого соединен с входом формирователя 28 импульсов. Выход схемы 38 сброса соединен с первым (сброса) входом триггера 8 и первым входом элемента 17 И, вторым (сброса) входом регистра 35 и вторым входом элемента 16 И. Выход переноса счетчика 5 соединен с первым (установки) входом триггера 10, прямой выход которого соединен с четвертыми (разрешения) входами дешифраторов 25, 26 и 27. Выход переноса счетчика 4 соединен с первым (установки) входом триггера 9, первый (прямой) выход которого соединен с пятым (разрешения) входом дешифратора 25, а второй (инверсный) выход - с пятым (разрешения) входом дешифратора 26. Выход элемента 16 И соединен с вторыми (сброса) входами триггеров 9 и 10, вторыми (стробирования) входами счетчиков 4 и 6, третьим (стробирования) входом счетчика 5 и входом инвертора 15, выход которого соединен с вторым (стробирования) входом триггера 8. Выход формирователя 29 импульсов соединен с вторым входом элемента 17 И и шестыми (разрешения) входами дешифраторов 25 и 26. Выход сумматора 32 соединен с вторым (информационным) входом регистра 36, выход которого соединен с первым входом сумматора 32 и третьим (информационным) входом счетчика 4. Выход элемента 17 И соединен с третьим (сброса) входом регистра 36. Первый, второй, третий, четвертый, пятый и шестой выходы дешифратора 25 соединены соответственно с первыми входами элементов 18, 23, 19, 21, 20 и 22 И-НЕ, выходы которых соединены с выходными шинами 39, 44, 40, 42, 41 и 43. Первый, второй, третий, четвертый, пятый и шестой выходы дешифратора 26 соединены соответственно с вторыми входами элементов 20, 22, 18, 23, 19 и 21 И-НЕ. Первый, второй, третий, четвертый, пятый и шестой выходы дешифратора 27 соединенны соответственно с третьими входами элементов 22, 18, 23, 19, 21 и 20 И-НЕ. Выход генератора 2 прямоугольных импульсов соединен с третьим (стробирования) входом регистра 35 и первым входом элемента 24 И-НЕ, второй вход которого соединен с выходом элемента 16 И. Шина 45 сигнала задания частоты соединена с первым (информационным) входом регистра 33, выход которого соединен с вторым входом сумматора 31. Шина 46 сигнала задания напряжения соединена с первым (информационным) входом регистра 34, выход которого соединен с вторым входом сумматора 32 и четвертым (информационным) входом счетчика 5. Шина 47 сигнала знака соединена с первым (информационным) входом триггера 7, выход которого соединен с третьим (информационным) входом триггера 8. Шина 48 сигнала синхронизации соединена с первым входом формирователя 30 импульсов, выход которого соединен с вторыми (стробирования) входами регистров 33 и 34 и триггера 7. Выход седьмого элемента И-НЕ соединен с вторым входом формирователя 30 импульсов. Выход схемы 38 сброса соединен с вторым (стробирования) входом счетчика 3, третьими (сброса) входами регистров 33 и 34 и триггера 7 и четвертым входом двоично-шестиричного счетчика 37.

Генераторы 1 и 2 прямоугольных импульсов могут быть выполнены, например, на микросхемах КР1533ЛА21 с кварцевой стабилизацией или с времязадающими конденсаторами. Счетчики 3, 4, 5 и 6, например, выполнены на микросхемах КР1533ИЕ7, триггеры 7, 8, 9 и 10 могут быть выполнены, например, на микросхемах КР1533ТМ2. Элементы 11, 12, 13 и 14 ИЛИ, например, выполнены на микросхеме КР1533ЛЛ1, инвертор 15 - на микросхеме КР1533ЛН1, элементы 16 и 17 И - на микросхеме КР1533ЛИ1, элементы 18, 19, 20, 21, 22 и 23 И-НЕ - на микросхемах КР1533А4, элемент 24 И-НЕ - на микросхеме КР1533ЛА3. Дешифраторы 25, 26 и 27 могут быть выполнены, например, на микросхемах КР1533ИД7, формирователи 28, 29 и 30 импульсов - на микросхемах К555АГ3, сумматоры 31 и 32 - на микросхемах К555ИМ6, регистры 33, 34, 35 и 36 - на микросхемах КР1533ТМ8.

Двоично-шестиричный счетчик 37 (фиг. 2), например, содержит двоичный счетчик 49, элементы 50 И, формирователь 51 импульсов и элемент 52 И-НЕ. Первый, второй и третий разряды выхода счетчика 49 являются соответственно первым, вторым и третьим выходами двоично-шестиричного счетчика 37. Второй и третий выходные разряды счетчика 49 соединены соответственно с первым и вторым входами элемента 50 И, выход которого соединен с входом формирователя 51 импульсов. Выход формирователя 51 импульсов соединен с первым входом элемента 52 И-НЕ, выход которого соединен с входом сброса счетчика 49. Выход переноса счетчика 49 соединен с входом стробирования названного счетчика. Первый и четвертый разряды информационного входа счетчика 49 соединены с общей шиной, а на второй и третий разряды подается сигнал логической единицы. Третий вход элемента 50 И является первым входом двоично-шестиричного счетчика. Входы прямого и обратного счета счетчика 49 являются соответственно вторым и третьим входами двоично-шестиричного счетчика 37. Второй вход элемента 52 И-НЕ является четвертым входом двоично-шестиричного счетчика 37.

Схема 38 сброса, например, может быть выполнена в виде последовательно соединенных резистора и конденсатора, причем второй вывод резистора присоединяется к шине питания, а второй вывод конденсатора - к общей шине. Вывод резистора, соединенный с конденсатором, является выходом схемы 38 сброса.

Цифровой модулятор для преобразователя частоты работает следующим образом.

После включения напряжения питания схема 38 сброса формирует сигнал, который устанавливает в исходное состояние триггеры 7 и 8, регистры 33, 34 и 35 и двоично-шестиричный счетчик 37. Этот же сигнал через элемент 17 И устанавливает в исходное состояние регистр 36, а через элемент 16 И устанавливает в исходное состояние триггеры 9 и 10, стробирует счетчики 3, 4, 5 и 6 и далее через инвертор 15 стробирует триггер 8. С задержкой времени, определяемой срабатыванием элемента 24 И-НЕ и длиной импульса формирователя 30, в регистр 33 с шины 45 записывается цифровой код , определяющий требуемую частоту силового преобразователя, в регистр 34 с шины 46 записывается цифровой код N_U, пропорциональный требуемой величине напряжения, а в триггер 7 с шины 47 - знак входного сигнала. Через период времени, определяемый частотой генератора 1 прямоугольных импульсов и разрядностью счетчика 6, произойдет очередное стробирование счетчиков 5 и 6 и триггера 8. При этом сигнал N_U с выхода регистра 34 записывается в прямом (при положительном знаке сигнала) или дополнительном (при отрицательном знаке сигнала) коде в счетчик 5, а код знака этого сигнала записывается в триггер 8. В зависимости от знака входного сигнала импульсы генератора 1 с частотой проходят либо через элемент 11 ИЛИ (знак положительный), либо элемент 12 ИЛИ (знак отрицательный) и поступают соответственно либо на вход обратного счета, либо на вход прямого счета счетчика 5. В зависимости от модуля величины N_U входного сигнала на выходах переноса счетчика 5 через промежуток времени

после начальной установки (стробирования) появится отрицательный импульс (фиг. 3,а). Этот отрицательный импульс с выхода счетчика 5 поступает на вход установки триггера 10, на выходе которого при этом появляется сигнал высокого уровня (фиг. 3,б). Прямоугольные импульсы с генератора 1 поступают также на счетный вход счетчика 6. Поэтому на выходе переноса счетчика 6 через промежуток времени

где n - количество разрядов двоичного счетчика,

после начальной установки появляется отрицательный импульс (фиг. 3,в), который, пройдя через элемент 16 И, поступает на вход сброса триггера 10 и возвращает его в исходное состояние. Отрицательный импульс с выхода счетчика 6 через элемент 16 И стробирует счетчики 4, 5 и 6 и через инвертор 15 - триггер 8, после чего процесс формирования выходных сигналов счетчиков 5 и 6 и триггера 10 повторяется. В результате на выходе триггера 10 (фиг. 3,б) формируется сигнал со скважностью

Одновременно с работой названных выше элементов сигнал с выхода регистра 33 поступает на вход сумматора 31 и суммируется с сигналом на выходе регистра 35. В первоначальный момент времени на выходе регистра 35 находится нулевой сигнал. По приходу импульса с генератора 2 в регистр 35 записывается сигнал с выхода сумматора 31 и далее процесс повторяется. В результате происходит нарастание сигнала на выходе сумматора 31 и регистра 35. Вследствие этого на старшем разряде выхода регистра 35 появляется сигнал высокого уровня с частотой , которая при наличии двойной разрядности сумматора 31 и регистра 25 линейно зависит от величины входного сигнала:

Наряду с этим, входной сигнал N_U поступает на вход сумматора 32 со сдвигом вправо на k разрядов и суммируется с сигналом на выходе регистра 36. В первоначальный момент времени на выходе регистра 36 находится нулевой сигнал. По приходу импульса со старшего разряда регистра 35 в регистр 36 записывается сигнал с выхода сумматора 32 и далее процесс повторяется. В результате на выходе регистра 36 происходит линейное нарастание сигнала. Этот сигнал записывается при стробировании в счетчик 4, на выходе переноса которого появляется отрицательный импульс через интервал времени t₃, зависящий от величины сигнала на входе счетчика 4. Этот отрицательный импульс поступает на вход установки триггера 9, на выходе которого появляется сигнал высокого уровня. По приходу на вход сброса триггера 9 отрицательного импульса с выхода элемента 16 И на выходе триггера 9 устанавливается сигнал низкого уровня. И далее процесс повторяется. В результате на прямом выходе триггера 9 формируется сигнал переменной скважности (при неизменном сигнале N_U на входе цифрового модулятора)

и при положительном знаке входного сигнала эта скважность линейно возрастает (фиг. 3,г). На инверсном выходе триггера 9 также формируется сигнал переменной скважности

Импульсы со старшего разряда выхода регистра 35 поступают на вход счетчика 3, имеющего k двоичных разрядов. На выходе переноса счетчика 3 появляются импульсы с частотой

Эти импульсы поступают на вход формирователя 28 импульсов и далее на формирователь 29 импульсов. Отрицательный импульс с выхода формирователя 29, пройдя через элемент 17 И, сбрасывает выходной сигнал регистра 36 на ноль. Затем процесс формирования линейно изменяющегося сигнала на выходе регистра 36 и переменной скважности на выходах триггера 9 повторяется.

Импульсы с формирователя 28 в зависимости от знака входного сигнала поступают либо на вход прямого счета, либо на вход обратного счета двоично-шестиричного счетчика 37. При этом на первом, втором и третьем выходах названного счетчика формируются периодические сигналы (фиг. 3,д, е, ж соответственно), причем частота появления одного и того же кодового сочетания на этих выходах

В зависимости от кодового сочетания сигналов выходов двоично-шестиричного счетчика 37 и сигналов с триггеров 9 и 10 дешифраторы 25, 26 и 27 через элементы 18, 19, 20, 21, 22 и 23 И-НЕ подают чатотно-широтно-модулированный сигнал на выходные шины 39, 40, 41, 42, 43 и 44 (фиг. 3,з, и, к, л, м, н) цифрового модулятора. При этом частота смены сочетаний работающих выходов меняется в функции сигнала , скважности γ, γ_П и γ_И изменяются в функции входного сигнала N_U, а форма фазных и линейного напряжений (с учетом усреднения широтно-модулированного сигнала) принимает вид, изображенный на фиг. 4.

Сигнал с выхода формирователя 29 импульсов используется также для блокировки дешифраторов 25 и 26, что позволяет организовать раздвижки фронтов при смене кодовой комбинации на выходе двоично-шестиричного 37.

Частота генератора 1 прямоугольных импульсов определяет частоту широтно-импульсной модуляции. Частота генератора 2 прямоугольных импульсов задает максимальное значение частоты напряжения на выходе силового преобразователя. Наличие двух входных шин 45 и 46 позволяет формировать любой закон регулирования напряжения в функции частоты.

Таким образом, предложенный цифровой модулятор для преобразователя частоты позволяет формировать различные законы регулирования напряжения в функции частоты и обеспечить возможность независимого регулирования максимальной частоты напряжения и широтно-импульсной модуляции.

Изобретение относится к области импульсной техники и может быть использовано в преобразователях частоты для управления электродвигателями переменного тока. Технический результат заключается в формировании различных законов регулирования напряжения в функции частоты силового преобразователя и обеспечении возможности независимого регулирования максимальной частоты напряжения и широтно-импульсной модуляции. Цифровой модулятор для преобразователя частоты содержит генератор 1 и 2 прямоугольных импульсов, счетчики 3, 4, 5 и 6, триггеры 7, 8, 9 и 10, элементы 11, 12, 13 и 14 ИЛИ, инвертор 15, элементы 16 и 17 И, элементы 18, 19, 20, 21, 22, 23 и 24 И-НЕ, дешифраторы 25, 26 и 27, формирователи 28, 29 и 30 импульсов, сумматоры 31 и 32, регистры 33, 34, 35 и 36, двочно-шестиричный счетчик 37, схему 38 сброса, выходные шины 39, 40, 41, 42, 43 и 44, шину 45 сигнала задания частоты, шину 46 сигнала задания напряжения, шину 47 сигнала знака и шину 48 сигнала синхронизации. Предложенный цифровой модулятор для преобразователя частоты позволяет формировать различные законы регулирования напряжения в функции частоты и обеспечить возможность независимого регулирования максимальной частоты напряжения и широтно-импульсной модуляции. 4 ил.

Цифровой модулятор для преобразователя частоты, содержащий первый генератор прямоугольных импульсов, первый, второй, третий и четвертый счетчики, первый, второй и третий триггеры, первый, второй, третий и четвертый элементы ИЛИ, инвертор, первый и второй элементы И, первый, второй, третий, четвертый, пятый и шестой элементы И-НЕ, первый, второй и третий дешифраторы, первый и второй формирователи импульсов, первый и второй сумматоры, первый и второй регистры, двоично-шестиричный счетчик и схему сброса, причем выход первого генератора прямоугольных импульсов соединен с первыми входами первого и второго счетчиков и первого и второго элементов ИЛИ, первый выход первого триггера соединен с вторым входом первого и первым входом третьего элементов ИЛИ, второй выход первого триггера соединен с вторым входом второго элемента ИЛИ и первыми входами четвертого элемента ИЛИ и двоично-шестиричного счетчика, выходы первого и второго элементов ИЛИ соединены соответственно с первым и вторым входами третьего счетчика, выход первого счетчика соединен с первым входом первого элемента И, выход первого формирователя импульсов соединен с входом второго формирователя импульсов и вторыми входами третьего и четвертого элементов ИЛИ, выходы которых соединены соответственно с вторым и третьим входами двоично-шестиричного счетчика, первый, второй и третий выходы двоично-шестиричного счетчика соединены соответственно с первым, вторым и третьим входами первого, второго и третьего дешифраторов, выход первого сумматора соединен с первым входом первого регистра, выход которого соединен с первым входом первого сумматора, старший разряд выхода первого регистра соединен с первым входом второго регистра и первым входом четвертого счетчика, выход которого соединен с входом первого формирователя импульсов, выход схемы сброса соединен с первыми входами первого триггера и второго элемента И, вторыми входами первого регистра и первого элемента И, выход третьего счетчика соединен с первым входом второго триггера, выход которого соединен с четвертыми входами первого, второго и третьего дешифраторов, выход второго счетчика соединен с первым входом третьего триггера, первый выход которого соединен с пятым входом первого дешифратора, а второй выход - с пятым входом второго дешифратора, выход первого элемента И соединен с вторыми входами второго и третьего триггеров, первого и второго счетчиков, третьим входом третьего счетчика и входом инвертора, выход которого соединен с вторым входом первого триггера, выход второго формирователя импульсов соединен с вторым входом второго элемента И и шестыми входами первого и второго дешифраторов, выход второго сумматора соединен с вторым входом второго регистра, выход которого соединен с первым входом второго сумматора и третьим входом второго счетчика, выход второго элемента И соединен с третьим входом второго регистра, первый, второй, третий, четвертый, пятый и шестой выходы первого дешифратора соединены соответственно с первыми входами первого, шестого, второго, четвертого, третьего и пятого элементов И-НЕ, выходы которых соединены с выходными шинами, первый, второй, третий, четвертый, пятый и шестой выходы второго дешифратора соединены соответственно с вторыми входами третьего, пятого, первого, шестого, второго и четвертого элементов И-НЕ, первый, второй, третий, четвертый, пятый и шестой выходы третьего дешифратора соединенны соответственно с третьими входами пятого, первого, шестого, второго, четвертого и третьего элементов И-НЕ, отличающийся тем, что в него дополнительно введены второй генератор прямоугольных импульсов, третий и четвертый регистры, четвертый триггер, седьмой элемент И-НЕ и третий формирователь импульсов, причем выход второго генератора прямоугольных импульсов соединен с третьим входом первого регистра и первым входом седьмого элемента И-НЕ, второй вход которого соединен с выходом первого элемента И, шина сигнала задания частоты соединена с первым входом третьего регистра, выход которого соединен с вторым входом первого сумматора, шина сигнала задания напряжения соединена с первым входом четвертого регистра, выход которого соединен с вторым входом второго сумматора и четвертым входом третьего счетчика, шина сигнала знака соединена с первым входом четвертого триггера, выход которого соединен с третьим входом первого триггера, шина сигнала синхронизации соединена с первым входом третьего формирователя импульсов, выход которого соединен с вторыми входами третьего и четвертого регистров и четвертого триггера, выход седьмого элемента И-НЕ соединен с вторым входом третьего формирователя импульсов, выход схемы сброса соединен с вторым входом четвертого счетчика, третьими входами третьего и четвертого регистров и четвертого триггера и четвертым входом двоично-шестиричного счетчика.