РАДИОЛИНИЯ С АМПЛИТУДНО-ФАЗОМАНИПУЛИРОВАННЫМИ ШУМОПОДОБНЫМИ СИГНАЛАМИ Российский патент 2000 года по МПК H04L27/34 

Изобретение относится к области радиотехники и может быть использовано в системах связи, функционирующих в условиях неопределенных помех.

Известны радиолинии, использующие для повышения помехоустойчивости двухпозиционные фазоманипулированные шумоподобные сигналы (ФМ ШПС) с постоянной амплитудой и расширенным частотным спектром (см. АС СССР N 489254, кл. H 04 27/18 от 1973 г.; АС СССР N 509194, кл. H 04 B 9/00 от 1974 г.; АС СССР N 563730, кл. H 04 B 7/00 от 1976 г.; патент США N 3665472, кл. H 04 B 1/38 от 1972 г.). Однако в условиях воздействия наихудших помех с неизвестной структурой и ограниченной средней мощностью (например, при пульсациях уровня мощности помех), помехоустойчивость радиолиний с ФМ ШПС существенно снижается.

Известны также радиолинии, использующие амплитудно-фазоманипулированные сигналы (АФМС) с изменяющейся амплитудой и фазой (см. заявку Великобритании N 1356179, кл. H 04 27/00 от 1974.; заявку ФРГ N 2153376, кл. H 04 27/18 от 1976 г. ; заявку Японии N 55-24826, кл. H 04 27/00 от 1976 г.; заявку ФРГ N 3322954, кл. H 04 27/00 от 1985 г.; заявку ФРГ N 3243373, кл. H 04 27/00 от 1985 г.). Однако используемые в данных радиолиниях правила переключения фаз и амплитуд не рассчитаны на обеспечение помехоустойчивости в условиях воздействия наихудших помех с неизвестной структурой и ограниченной средней мощностью.

Наиболее близкой по своей сущности к заявляемому устройству является известная радиолиния с амплитудно-фазоманипулированными шумоподобными сигналами (АФМ ШПС), описанная в АС СССР N 1635275 A1, кл. H 04 L 27/18 от 1991 г. /1/.

Ближайший аналог (прототип) содержит на передающей стороне источник информации, фазовый модулятор, модулятор, генератор несущей частоты, усилитель, усилитель мощности блок синхронизации, антенное устройство, генератор псевдослучайной последовательности, регистр сдвига, регистр хранения, дешифратор и цифроаналоговый преобразователь. Выход источника информации подключен к первому входу фазового модулятора. Выход фазового модулятора соединен с первым входом модулятора, а выход генератора несущей частоты подключен к второму входу модулятора. Первый выход блока синхронизации подключен к входу генератора псевдослучайной последовательности и к тактовому входу регистра сдвига, а его второй выход - к тактовому входу регистра хранения, выход генератора псевдослучайной последовательности подключен к входу регистра сдвига. (N+1) информационных выходов регистра сдвига, где N ≥ 2, подключены к соответствующим (N+1) информационным входам регистра хранения, a N информационных выходов регистра хранения подключены к соответствующим N информационным входам дешифратора. Дополнительный (N+1)-й выход регистра хранения подключен к второму входу фазового модулятора. Информационные выходы дешифратора подключены к соответствующим N входам цифроаналогового преобразователя. Выход цифроаналогового преобразователя подключен к управляющему входу усилителя. Вход усилителя соединен с выходом модулятора, а выход - к входу усилителя мощности. Выход усилителя мощности подключен к входу антенного устройства. На приемной стороне радиолиния - прототип содержит приемную антенну, смеситель, усилитель промежуточной частоты, перемножитель, усилитель, интегратор, решающий блок, блок синхронизации, гетеродин, генератор псевдослучайной последовательности, регистр сдвига, регистр хранения, дешифратор, цифроаналоговый преобразователь и приемник информации. Выход антенного устройства подключен к первому входу смесителя, а выход смесителя подключен к входу усилителя промежуточной частоты. Выход усилителя промежуточной частоты подключен к информационному входу перемножителя, выход которого подключен к информационному входу усилителя. Выход усилителя промежуточной частоты подключен к входу интегратора. Выход интегратора подключен к входу решающего устройства и к входу блока синхронизации. Выход интегратора подключен к входу приемника информации. Первый выход блока синхронизации подключен к входу генератора псевдослучайной последовательности и тактовому входу регистра сдвига. Второй выход блока синхронизации подключен к тактовому входу регистра хранения. Третий выход блока синхронизации подключен к входу гетеродина. Выход гетеродина подключен к второму входу смесителя. Четвертый выход блока синхронизации подключен к тактовому входу решающего блока. Выход генератора псевдослучайной последовательности подключен к входу регистра сдвига. (N+1) информационных выходов которого подключены к соответствующим (N+1) информационным входам регистра хранения. N информационных выходов регистра хранения подключены к соответствующим N информационным входам дешифратора. Дополнительный (N+1)-й выход регистра хранения подключен к управляющему входу перемножителя. Выходы дешифратора подключены к соответствующим N входам цифроаналогового преобразователя. Выход цифроаналогового преобразователя подключен к управляющему входу решающего блока.

За счет дополнительного псевдослучайного изменения амплитуды субэлементов сигнала, манипулированного по фазе псевдослучайным сигналом, расширяющим спектр, указанная радиолиния - прототип по сравнению с радиолиниями - аналогами, использующими ФМ ШПС с фиксированной амплитудой субэлементов, обеспечивает повышенную устойчивость к прерывистым помехам с ограниченной средней мощностью, воздействующих на отдельные субэлементы ШПС. Теоретически энергетический выигрыш в такой радиолинии при заданных требованиях к качеству связи может достигать более 3 дБ /2/.

Указанный выигрыш обеспечивается при условии передачи однородной информации, качество приема которой может быть оценено по средней вероятности ошибки любого из передаваемых разрядов.

Однако устройство-прототип имеет ряд недостатков. Во-первых, устройство-прототип не обеспечивает высокого качества приема при передаче неоднородной информации в условиях неопределенных помех с ограниченной средней мощностью. При этом возможна концентрация энергии помех на отдельных разрядах информационного сигнала, которые более сильно, чем другие разряды, влияют на итоговое качество связи, оцениваемое по точности восстановления блоков информации, включающих много разрядов. В качестве подобных блоков информационных разрядов могут выступать пакеты данных с раздельно кодируемыми заголовками, циклы групповых сигналов с временным уплотнением оперативных и служебных каналов, оцифрованные отсчеты аналоговой информации и т.п. Во-вторых, реализуемый в устройстве алгоритм равномерного распределения энергетического ресурса является нерациональным в условиях однородных помех при одинаковой помехозащищенности отдельных разрядов и неоднородности структуры информационных блоков.

Целью изобретения является разработка радиолинии с АФМ ШПС, позволяющей повысить качество приема при передаче неоднородной информации и эффективность использования энергетического ресурса в условиях воздействия неопределенных помех с ограниченной средней мощностью.

Указанная цель достигается тем, что в известной радиолинии с АФМ ШПС в известной радиолинии, содержащей на передающей стороне источник информации, фазовый модулятор, модулятор, генератор несущей частоты, усилитель, усилитель мощности блок синхронизации, антенное устройство, генератор псевдослучайной последовательности, регистр сдвига, регистр хранения, дешифратор и цифроаналоговый преобразователь. Причем выход источника информации подключен к первому входу фазового модулятора. Выход фазового модулятора соединен с первым входом модулятора, а выход генератора несущей частоты подключен к второму входу модулятора. Первый выход блока синхронизации подключен к входу генератора псевдослучайной последовательности и к тактовому входу регистра сдвига, а его второй выход - к тактовому входу регистра хранения, выход генератора псевдослучайной последовательности подключен к входу регистра сдвига. (N+1) информационных выходов регистра сдвига, где N ≥ 2, подключены к соответствующим (N+1) информационным входам регистра хранения, a N информационных выходов регистра хранения подключены к соответствующим N информационным входам дешифратора. Дополнительный (N+1)-й выход регистра хранения подключен к второму входу фазового модулятора. Информационные выходы дешифратора подключены к соответствующим N входам цифроаналогового преобразователя. Выход цифроаналогового преобразователя подключен к управляющему входу усилителя. Вход усилителя соединен с выходом модулятора, а выход - к входу усилителя мощности. Выход усилителя мощности подключен к входу антенного устройства. На приемной стороне радиолиния-прототип содержит приемную антенну, смеситель, усилитель промежуточной частоты, перемножитель, усилитель, интегратор, решающий блок, блок синхронизации, гетеродин, генератор псевдослучайной последовательности, регистр сдвига, регистр хранения, дешифратор, цифроаналоговый преобразователь и приемник информации. Выход антенного устройства подключен к первому входу смесителя, а выход смесителя подключен к входу усилителя промежуточной частоты. Выход усилителя промежуточной частоты подключен к информационному входу перемножителя, выход которого подключен к информационному входу усилителя. Выход усилителя промежуточной частоты подключен к входу интегратора. Выход интегратора подключен к входу решающего устройства и к входу блока синхронизации. Выход интегратора подключен к входу приемника информации. Первый выход блока синхронизации подключен к входу генератора псевдослучайной последовательности и тактовому входу регистра сдвига. Второй выход блока синхронизации подключен к тактовому входу регистра хранения. Третий выход блока синхронизации подключен к входу гетеродина. Выход гетеродина подключен к второму входу смесителя. Четвертый выход блока синхронизации подключен к тактовому входу решающего блока. Выход генератора псевдослучайной последовательности подключен к входу регистра сдвига. (N+1) информационных выходов которого подключены к соответствующим (N+1) информационным входам регистра хранения. N информационных выходов регистра хранения подключены к соответствующим N информационным входам дешифратора. Дополнительный (N+1)-й выход регистра хранения подключен к управляющему входу перемножителя. Выходы дешифратора подключены к соответствующим N входам цифроаналогового преобразователя. Выход цифроаналогового преобразователя подключен к управляющему входу решающего блока.

Дополнительно введены на передающей стороне блок перемежения, блок управления, второй дешифратор, второй цифроаналоговый преобразователь и второй усилитель, а на приемной стороне дополнительно введены блок перемежения и блок управления. При этом на передающей стороне выход источника информации подключен к информационному входу блока перемежения. Информационный выход блока перемежения подключен к первому входу фазового модулятора. Дополнительный (N+1)-й выход регистра хранения подключен к управляющему входу блока управления. Второй выход блока синхронизации подключен к тактовому входу блока управления. Первый и второй синхронизирующие выходы блока управления подключены к соответствующим синхронизирующим входам источника информации и блока перемежения. K управляющих выходов блока управления подключены к соответствующим K управляющим входам блока перемежения и K входам второго дешифратора, где K ≥ 2. M выходов второго дешифратора, где M ≥ 2, подключены к соответствующим M входам второго цифроаналогового преобразователя. Выход второго цифроаналогового преобразователя подключен к управляющему входу второго усилителя. Информационный вход второго усилителя подключен к выходу модулятора, а выход - к информационному входу первого усилителя. На приемной стороне второй выход блока синхронизации подключен к тактовому входу блока управления, а дополнительный (N+1)-й выход регистра хранения подключен к управляющему входу блока управления. Первый и второй синхронизирующие выходы блока управления подключены к соответствующим синхронизирующим входам блока перемежения. Управляющие выходы K блока управления подключены к соответствующим K управляющим входам блока перемежения. Выход решающего блока подключен к информационному входу блока перемежения, а выход блока перемежения подключен к входу приемника информации.

Благодаря новой совокупности признаков повышается качество приема передаваемой информации за счет выравнивания степени влияния искажений отдельных разрядов на итоговое качество приема k-разрядного информационного блока в целом при передаче отдельных разрядов i = 1,...,k с различной мощностью P_c1, . ..,P_ck. При этом ограничение суммарного энергетического ресурса радиолинии выражается в неизменности суммарной энергии излучаемых сигналов на длительности T передачи k-разрядного информационного блока.

При заданной длительности T передачи информационного блока из k двоичных разрядов неравномерное распределение энергетического ресурса e_c = xE_c, где x = { x_i} _k, x_i ≥ 0, i = 1,...,k, x_i +...+x_k = 1, между отдельными разрядами можно реализовать в общем случае различными сочетаниями значений мощности P_ci и длительности T_i, удовлетворяющих условию P_ciT_i = x_iE_c. В заявляемом устройстве предлагается реализовать неравномерное распределению мощности P_ci = x_iP_ck при фиксированной длительности T_i = T/k, (см. фиг. 2). Достоинством такой реализации является то, что при этом сохраняется равномерная временная структура сигнала, а также появляется возможность использования трактов управления мощностью, аналогичных трактам, уже имеющимся в радиолинии с АФМ ШПС. На фиг. 2 показан пример неравномерного распределения энергии сигналов E_c = P_cT между k = 4 информационными разрядами.

Проведенный анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностью признаков, тождественным всем признакам заявляемого технического решения, отсутствуют, что указывает на соответствие заявляемого устройства условию патентоспособности "новизна". Результаты поиска известных решений в данной и смежной областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявленного объекта, показали, что они не следуют явным образом из уровня техники. Из уровня техники также не выявлена известность влияния предусматриваемых существенными признаками заявленного изобретения преобразований на достижения указанного технического результата. Следовательно, заявленное изобретение соответствует условию патентоспособности "изобретательский уровень".

Заявляемое устройство поясняется чертежами, на которых показаны:
фиг. 1 - структурная схема радиолинии с амплитудно-фазоманипулированными шумоподобными сигналами;
фиг. 2 - пример неравномерного распределения энергии сигналов E_c = P_cT между k = 4 информационными разрядами;
фиг. 3 - пример реализации источника информации;
фиг. 4 - пример реализации блока управления;
фиг. 5 - пример реализации блока перемежения;
фиг. 6 - графики зависимости дисперсии ошибок от относительной мощности помех при различном распределении энергии сигналов и помех между разрядами оцифрованных аналоговых отсчетов.

Заявляемая радиолиния с амплитудно-фазоманипулированными шумоподобными сигналами, представленная на фиг. 1, содержит на передающей стороне источник информации 1, второй дешифратор 2, блок управления 3, блок перемежения 4, второй цифроаналоговый преобразователь 5, фазовый модулятор 6, модулятор 7, второй усилитель 8, первый усилитель 9, усилитель мощности 10, антенное устройство 11, блок синхронизации 12, генератор несущей частоты 13, генератор псевдослучайной последовательности 14, регистр сдвига 15, регистр хранения 16, первый дешифратор 17, первый цифроаналоговый преобразователь 18. Выход источника информации 1 подключен к информационному входу блока перемежения 4. Выход блока перемежения 4 подключен к первому входу фазового модулятора 6. Выход фазового модулятора 6 соединен с первым входом модулятора 7, а выход генератора несущей частоты 13 подключен к второму входу модулятора 7. Первый выход блока синхронизации 12 подключен к входу генератора псевдослучайной последовательности 14 и к тактовому входу регистра сдвига 15, а его второй выход к тактовому входу регистра хранения 16 и к тактовому входу блока управления 3, выход генератора псевдослучайной последовательности 14 подключен к входу регистра сдвига 15. (N+1) выходов регистра сдвига 15 подключены к соответствующим (N+1) входам регистра хранения 16, a N информационных выходов регистра хранения 16 подключены к соответствующим N входам первого дешифратора 17. Дополнительный (N+1)-й выход регистра хранения 16 подключен к второму входу фазового модулятора 6 и к управляющему входу блока управления 3, а N выходов первого дешифратора 17 подключены к соответствующим N входам первого цифроаналогового преобразователя 18. Выход первого цифроаналогового преобразователя 18 подключен к управляющему входу первого усилителя 9, выход которого подключен к входу усилителя мощности 10. Выход усилителя мощности 10 подключен к входу антенного устройства 11. Первый и второй синхронизирующие выходы блока управления 3 подключены к соответствующим синхронизирующим входам источника информации 1 и блока перемежения 4, K управляющих выходов блока управления 3 подключены к соответствующим K управляющим входам блока перемежения 4 и K входам дополнительного дешифратора 2. M выходов второго дешифратора 2 подключены к соответствующим M входам второго цифроаналогового преобразователя 5. Выход второго цифроаналогового преобразователя 5 подключен к управляющему входу второго усилителя 8. Информационный вход второго усилителя 8 подключен к выходу модулятора 7, а выход - к информационному входу первого усилителя 9.

На приемной стороне радиолиния содержит приемную антенну 19, смеситель 20, усилитель промежуточной частоты 21, перемножитель 22, усилитель 23, интегратор 24, решающий блок 25, блок перемежения 26, блок управления 27, приемник информации 28, гетеродин 29, блок синхронизации 30, генератор псевдослучайной последовательности 31, регистр сдвига 32, регистр хранения 33, дешифратор 34, цифроаналоговый преобразователь 35. Выход антенного устройства 19 подключен к первому входу смесителя 20, а выход смесителя 20 подключен к входу усилителя промежуточной частоты 21. Выход усилителя промежуточной частоты 21 подключен к информационному входу перемножителя 22, выход которого подключен к информационному входу усилителя 23. Выход усилителя 23 подключен к входу интегратора 24. Выход интегратора 24 подключен к входу решающего устройства 25 и к входу блока синхронизации 30. Первый выход блока синхронизации 30 подключен к входу генератора псевдослучайной последовательности 31 и тактовому входу регистра сдвига 32. Второй выход блока синхронизации 30 подключен к тактовому входу регистра хранения 33 и к тактовому входу блока управления 27. Третий выход блока синхронизации 30 подключен к входу гетеродина 29. Четвертый выход блока синхронизации 30 подключен к тактовому входу решающего блока 25. Выход гетеродина 29 подключен к второму входу смесителя 20. Выход генератора псевдослучайной последовательности 31 подключен к входу регистра сдвига 32, (N+1) выходов которого подключены к соответствующим (N+1) информационным входам регистра хранения 33. N выходов регистра хранения 33 подключены к соответствующим N входам дешифратора 34. Дополнительный (N+1)-й выход регистра хранения 33 подключен к управляющему входу перемножителя 22 и к управляющему входу блока управления 27, а N выходов дешифратора 34 подключены к соответствующим N входам цифроаналогового преобразователя 35. Выход цифроаналогового преобразователя 35 подключен к управляющему входу усилителя 23. Первый и второй синхронизирующие выходы блока управления 27 подключены к соответствующим синхронизирующим входам блока перемежения 26. K управляющих выходов блока управления 27 подключены к соответствующим K управляющим входам блока перемежения 26. Выход решающего блока 25 подключен к информационному входу блока перемежения 26, а выход блока перемежения 26 подключен к входу приемника информации 28.

Отдельные блоки заявляемого устройства имеют следующее назначение.

Источник информации 1 генерирует сам или воспринимает извне исходную информацию и преобразовывает ее в последовательность двоичных импульсов, сгруппированных в кодовые блоки, соответствующие различимым частям передаваемой информации. В частности, при передаче оцифрованной аналоговой информации каждый такой блок может представлять собой двоичный k-разрядный цифровой код очередного отсчета, квантуемого на 2^k уровней.

Приемник информации 28 преобразовывает поступающую на вход последовательность двоичных импульсов к воспринимаемому (или необходимому для последующей передачи внешним устройствам) виду информации. В частности, при приеме оцифрованной аналоговой информации кодовые блоки могут преобразовываться в последовательность уровней напряжения, из которых при необходимости путем фильтрации формируется непрерывный аналоговый сигнал.

В качестве источника информации 1 и приемника информации 28 может выступать любое оконечное или промежуточное (кодирующее, каналообразующее, коммутационное и т.п.) цифровое устройство, позволяющее формировать и обрабатывать последовательность информационных блоков, поступающих, например, через цифровой стык С1-ФЛ-БИ (ГОСТ 24174-80, ГОСТ 26532-85) /14, 15/. В качестве примера на фиг. 3 показан вариант реализации источника оцифрованной аналоговой информации.

Источник информации состоит из источника аналогового сигнала 1.1, аналого-цифрового преобразователя 1.2 и преобразователя параллельного кода в последовательный 1.3. Причем выход источника аналогового сигнала 1.1 подключен к входу аналого-цифрового преобразователя 1.2, a k выходов аналого-цифрового преобразователя 1.2 подключены к k входам преобразователя параллельного кода в последовательный 1.3. Выход преобразователя параллельного кода в последовательный 1.3 является выходом источника информации 1.

Входы kT₀ и T₀ источника информации 1 служат для синхронизации считыванием разрядов на выход устройства.

В качестве источника аналогового сигнала может быть использован микрофон или звукосниматель /18/ стр. 671-687.

Вариант реализации аналого-цифрового преобразователя описан /5/ стр. 215, рис. 2.22.

Вариант реализации преобразователя параллельного кода в последовательный описан в /3/ стр. 208, рис. 5.4 (г).

В роли приемника информации может выступать устройство из последовательно включенных блоков преобразования последовательного кода в параллельный (см. /3/ стр. 208 рис. 5.4 (в)) и цифроаналогового преобразования, аналогичных описанным выше блокам 15(32) и 5(18,35).

Блоки управления 3, 27 служат для управления процессами поблочного считывания и перемежения двоичной последовательности импульсов в блоках перемежения 4, 26 в соответствии с последовательностями синхроимпульсов, формируемыми в блоках синхронизации 12, 30, и с псевдослучайными последовательностями, формируемыми генераторами псевдослучайных последовательностей 14, 31.

Вариант реализации блока управления 3(27) представлен на фиг. 4. Блок управления состоит из двух счетчиков 3.1 и 3.2, дешифратора S тактов 1.3, RS-триггера 3.4, элемента И 3.5, S-разрядного регистра сдвига 3.6. и дешифратора 3.7. Причем синхронизирующий выход счетчика 3.1 является входом счетчика 3.2 и одновременно является первым синхронизирующим выходом устройства 3. Синхронизирующий выход счетчика 3.2 является вторым синхронизирующим выходом устройства 3 и одновременно является R-входом триггера 3.4. Q выходов счетчика 3.1 подключены к Q входам дешифратора 3.3 на S тактов, где Выход дешифратора подключен к S входу триггера 3.4. Выход триггера 3.4 подключен к первому входу элемента И 3.5. Второй вход элемента И 3.5 и вход счетчика 3.1 являются информационными входами блока управления 3(27). Выход элемента И 3.5 подключен к первому входу S разрядного регистра сдвига 3.6. Второй вход S разрядного регистра сдвига 3.6 является синхронизирующим входом блока управления 3(27). S выходов регистра сдвига 3.6 подключены к S входам дешифратора 3.7, а K выходов счетчика 3.2 подключены к K входам дешифратора. K выходов дешифратора 3.7 являются выходами блока управления.

Вариант реализации счетчиков 3.1 и 3.2 описан в /3, стр. 216, рис. 5.10/.

Вариант реализации дешифратора описан /5, стр. 131, рис. 1.95/.

Вариант реализации S-разрядного регистра сдвига описан в /3, стр. 209, рис. 5.6/.

Вариант реализации элемента И описан в /4, стр. 176, рис. 5.2/, a RS-триггера в /3, стр. 174, рис. 4.12/.

В представленной на фиг. 4 схеме блока управления 3(27) для формирования различных вариантов перестановок k разрядов используется дешифратор, подобный дешифраторам 2, 17 и 34, но с другим правилом преобразования двоичных кодов. Часть разрядов входного кода из S << B символов, где B - база ШПС, формируется из начальных псевдослучайных двоичных символов ПСП, поступающих на управляющий вход блока управления в интервале между формированием последнего разряда предыдущего информационного блока и первым разрядом следующего. Данные разряды и определяют вариант псевдослучайного порядка следования номеров считываемых разрядов на выходах блока управления в зависимости от номера такта, поступающего из счетчика данных тактов на остальные K входов дешифратора (в дополнение к указанным выше S входам) в блоке управления. Описанные функции дешифратора при больших значениях S и K более эффективно могут быть выполнены с помощью перепрограммируемого или постоянного запоминающего устройства (ПЗУ) по принципу, описанному в /16/ на стр. 328.

Блоки перемежения 4, 26 предназначены для периодического изменения порядка следования отдельных разрядов в передаваемых кодовых блоках (4) и восстановления их исходной последовательности (26) при приеме. В качестве основы реализации блоков перемежения 4, 26 совместно с блоками управления 3, 27 могут выступать устройства, описанные в /16/ на стр. 327-330 рис. 8.11 и в /17/ на стр. 83-85 рис. 2.10. Кроме того, вариант реализации данных блоков из типовых логических элементов /3, 4, 5/ показан на фиг. 4 и фиг. 5. В представленной на фиг. 5 схеме блока перемежения 4(26) для совмещения процедуры считывания разрядов из источника информации в порядке их поступления на информационный вход и процедуры выдачи на выход данных разрядов в порядке, задаваемым последовательностью кодов на K управляющих входах, используются два регистра, выполняющих поочередно (с периодом kT₀) функции входного регистра сдвига и выходного регистра хранения.

Блок управления 4 состоит из D-триггера 4.1, элементов И 4.2, 4.3, 4.6₁-4.6_k, 4.8, 4.9, 4.11₁-4.11_k, 4.12, 4.13, k- разрядных регистров сдвига 4.4 и 4.10, дешифратора 4.5, элементов ИЛИ 4.7, 4.14, 4.15. Выходы дешифратора 4.5 являются вторыми входами элементов И 4.6₁-4.6_k и 4.11₁-4.11_k. Входы дешифратора 4.5 являются управляющими входами устройства перемежения 4.

Прямой выход D-триггера 4.1 подключен к вторым входам элементов И 4.8 и 4.9 и к второму входу элемента И 4.13. Инверсный выход D-триггера 4.1 подключен к информационному входу D-триггера 4.1, а также к вторым входам элементов И 4.2 и 4.3 и к второму входу элемента И 4.12. Синхронизирующий вход D-триггера 4.1 является первым синхронизирующим входом блока перемежения 4.

Первые входы элементов И 4.3 и 4.9 являются информационными входами блока перемежения 4, а первые входы элементов И 4.2 и 4.8 являются вторыми синхронизирующими входами блока перемежения 4.

Выход элемента И 4.2 подключен к синхронизирующему входу k-разрядного регистра сдвига 4.4, а выход элемента И 4.3 подключены к информационному входу k-разрядного регистра сдвига 4.4, а его k выходов подключены к первым входам элементов И 4.6₁-4.6_k. Выходы элементов И 4.6₁-4.6_k подключены к соответствующим входам элемента ИЛИ 4.7. Выход элемента ИЛИ 4.7 подключен к первому входу элемента И 4.13. Выход элемента И 4.8 подключен к синхронизирующему входу k-разрядного регистра сдвига 4.10, а выход элемента И 4.9 подключен к информационному входу k-разрядного регистра сдвига 4.10, его k выходов - к первым входам элементов И 4.11₁-4.11_k. Выходы элементов И 4.11₁-4.11_k подключены к соответствующим входам элемента ИЛИ 4.14. Выход элемента ИЛИ 4.14 подключен к первому входу элемента И 4.12. Выходы элементов И 4.12 и 4.13 подключены к первому и второму входу соответственно элемента ИЛИ 4.15. Выход элемента ИЛИ 4.15 является выходом блока перемежения 4.

Вариант реализации элементов И 4.2, 4.3, 4.6₁-4.6_k, 4.8, 4.9, 4.11₁-4.11_k, 4.12,4.13 описан в /4, стр. 176 рис. 5.2/.

Вариант реализации D-триггера 4.1 описан в /4, стр. 163, рис. 4.26/.

Вариант реализации k-разрядных регистров сдвига 4.4 и 4.10 описан в /3, стр. 209, рис. 5.6/.

Вариант реализации дешифратора 4.5 описан в /5, стр. 131, рис. 1.95/.

Вариант реализации элементов ИЛИ 4.7, 4.14, 4.15 описан в /5, стр. 35, рис. 1.19/.

Фазовый модулятор 6 предназначен для изменения полярности импульсов опорной псевдослучайной последовательности, образующей ШПС, в соответствии с полярностью очередных отсчетов передаваемой информационной последовательности. Вариант реализации фазового модулятора 6 описан в /8, рис. 11.3 и рис. 11.4, стр. 273-274/.

Генератор несущей частоты 13 формирует несущее высокочастотное колебание. Вариант реализации генератора несущей частоты 13 описан в /12, рис. 7.6 и рис. 7.7, стр. 212 и 217 соответственно/.

Модулятор 7 предназначен для изменения фазы несущего высокочастотного колебания в соответствии с полярностью передаваемых видеоимпульсов. Вариант реализации модулятора 7 описан в /12, рис. 5.13 стр. 157/.

Усилители 9, 23 и дополнительный усилитель 8 предназначены для реализации алгоритма амплитудной манипуляции субэлементов ШПС (9, 23) и алгоритма изменения мощности сигналов при передаче отдельных разрядов информационных блоков (8) за счет наличия управляемого извне коэффициента усиления. Вариант реализации усилителей 8, 9, 23 описан в /4, рис. 2.2(д), стр. 26-40/.

Усилитель мощности 10 предназначен для усиления высокочастотного сигнала до величины, необходимой для компенсации потерь в среде распространения радиоволн. Вариант реализации усилителя мощности 10 описан в /13, рис. 11.24, стр. 327/.

Антенные устройства 11, 19 предназначены для преобразования высокочастотного радиосигнала в радиоволны при передаче (11) и обратно при приеме (19). Вариант реализации антенных устройств 11, 19 описан в /8, рис. 7.2 и рис. 7.4, стр. 169-172/.

Блоки синхронизации 12, 30 предназначены для согласования процессов функционирования генераторов псевдослучайной последовательности 14, 31, регистров сдвига 15, 32, регистров хранения 16, 33 и блоков управления 3, 27. Кроме того, блок синхронизации 30 на приемной стороне радиолинии управляет настройкой приемного тракта на принимаемый радиосигнал и определяет моменты регистрации принятых двоичных импульсов в решающем блоке 25. Вариант реализации блоков синхронизации 12, 30 описан в /9, стр. 266-328/.

Генераторы псевдослучайной последовательности 14, 31 предназначены для формирования одинаковых на передающей (14) и приемной (31) сторонах радиолинии последовательностей равновероятных двоичных импульсов. Вариант реализации генераторов псевдослучайной последовательности 14, 31 описан в /11, рис. 20.20, стр. 357/.

Регистры сдвига 15, 32 предназначены для формирования последовательности (N+1)-разрядных псевдослучайных двоичных чисел и реализации процедуры преобразования последовательного кода данных чисел в параллельный. Вариант реализации регистров сдвига 15, 32 описан в /3, стр. 208-210, например, рис. 5.4 (в)/.

Регистры хранения 16, 33 предназначены для удержания параллельного кода очередного псевдослучайного числа в течение длительности формирования и обработки одного субэлемента ШПС. Вариант реализации регистров хранения 16, 33 описан в /3, стр. 208-210, например, рис. 5.4 (а)/.

Дешифраторы 17, 34 и дополнительный дешифратор 2 предназначены соответственно для преобразования псевдослучайных чисел с равномерным распределением в псевдослучайные числа с заданным распределением в соответствии с используемым алгоритмом АФМ ШПС (17, 34) и для преобразования номера передаваемого разряда в двоичный код коэффициента усиления в соответствии с используемым алгоритмом распределения энергии сигналов между отдельными разрядами информационных блоков (2). Вариант реализации дешифраторов 2, 17, 34 описан в /4, стр. 119-135/.

Цифроаналоговые преобразователи 18, 35 и дополнительный цифроаналоговый преобразователь 5 предназначены для преобразования двоичных кодов в аналоговые уровни напряжений, управляющих коэффициентами усиления соответственно усилителей 9.23 и дополнительного усилителя 8. Вариант реализации цифроаналоговых преобразователей 5, 18, 35 описан в /4, стр. 185-193/.

Смеситель 20 предназначен для перенесения принимаемых радиосигналов на промежуточную частоту. Вариант реализации смесителя 20 описан в /12, стр. 151-159/.

Гетеродин 29 предназначен для формирования частоты смещения, являющейся разностью между частотой принимаемого радиосигнала и промежуточной частотой. Вариант реализации гетеродина 29 описан в /4, рис 2.2(ж) и рис. 2.2(к), стр. 27/.

Усилитель промежуточной частоты 21 предназначен для усиления принятого радиосигнала на промежуточной частоте до величины, необходимой для работы последующих блоков приемного тракта. Вариант реализации усилителя промежуточной частоты 21 описан в /4, рис. 2.2(ж) и рис. 2.2(к), стр. 27/.

Перемножитель 22 предназначен для снятия псевдослучайной манипуляции принимаемого радиосигнала. Вариант реализации перемножителя 22 описан в /6, рис. 4, стр. 203/.

Интегратор 24 предназначен для узкополосной фильтрации принятого радиосигнала. Вариант реализации интегратора 24 описан в /12, рис. 6.6(д), стр. 191/.

Решающий блок 25 предназначен для регистрации очередного принятого двоичного информационного разряда. Вариант реализации решающего блока 25 показан в /3, стр. 363-371/.

Заявляемое устройство работает следующим образом.

В передающей части от источника информации 1 последовательность двоичных символов со скоростью V = 1/T₀ (T₀ - период следования тактовых импульсов на первом синхронизирующем выходе блока управления 3) поступает на вход перемножителя 4, в котором отслеживаются границы информационных блоков, включающих k двоичных символов (на основании временного положения тактовых импульсов на втором синхронизирующем выходе блока управления 3, следующих с периодом T = kT₀), и в пределах данных границ осуществляется перестановка информационных символов (разрядов) в соответствии с очередностью номеров, поступающих в параллельном коде c управляющих выходов блока управления 3. Синхронно с поступлением данных номеров соответствующий им двоичный символ считывается на вход фазового модулятора 6. Этот же номер поступает на вход второго дешифратора 2, который формирует соответствующий данному номеру M-разрядный двоичный код коэффициента усиления, поступающий на вход второго цифроаналогового преобразователя 5, который формирует управляющее напряжение, устанавливающее необходимый коэффициент усиления усилителя 8. Псевдослучайность последовательности номеров считываемых разрядов обеспечивается за счет соответствующего преобразования в блоке управления 3 двоичной псевдослучайной последовательности, поступающей на управляющий вход данного блока с дополнительного (N+1)-го выхода регистра хранения 16.

От генератора псевдослучайной последовательности (ГПСП) 14 с дополнительного (N+1)-го выхода регистра хранения 16 на второй вход фазового модулятора 6 поступает двоичный сигнал с длительностью импульсов τ = T₀/B, где B - число субэлементов ШПС, приходящихся на один информационный символ. Фактически данное число характеризует базу ШПС. Период следования импульсов на выходе ГПСП 14 равен τ₀ = τ/(N+1) (N - целое число). Сигналами с первого выхода блока синхронизации 12, период следования которых равен τ₀, последовательность двоичных импульсов с выхода ГПСП 14 записывается в регистр сдвига 15, а затем сигналами с второго выхода блока синхронизации 12, следующими с частотой f = 1/τ - регистр хранения 16. С первых N выходов регистра хранения 16 N разрядов двоичного случайного числа R ∈ [0,...,2^N-1] поступают на N входов первого дешифратора 17. На N выходах первого дешифратора 17 появляется N-разрядное двоичное число, равное значению одной из m ≥ 2 псевдослучайных амплитуд, соответствующей номеру участка на единичном отрезке, в который попадает случайное число R/2^N (в данном случае используется геометрическая интерпретация m-ступенчатого дискретного распределения вероятностей). Соотношение размеров данных участков должно соответствовать соотношению вероятностей m различных амплитуд субэлементов согласно используемому алгоритму АФМ ШПС /1/. Первый цифроаналоговый преобразователь (ЦАП) 18 преобразует входную двоичную комбинацию в аналоговый сигнал, соответствующий одной из m псевдослучайных амплитуд. С выхода первого ЦАП 18 сигнал поступает на управляющий вход первого усилителя 9.

Блок синхронизации 12 формирует две последовательности импульсов с частотами f и (N+1)f. Вторая из данных последовательностей синхронизирует работу ГПСП 14 и регистра сдвига 15, а первая - синхронизирует работу регистра хранения 16 и блока управления 3.

Видеопоследовательность ШПС, переносящая информационные символы, с выхода фазового модулятора 6 поступает в модулятор 7, в котором осуществляется фазовая модуляция несущего колебания, поступающего на второй вход модулятора 7 от генератора несущей частоты 13. Фазоманипулированный шумоподобный сигнал с выхода модулятора 7 поступает на вход второго усилителя 8, а затем - на вход первого усилителя 9, коэффициенты усиления которых изменяются в зависимости от уровней сигналов на управляющих входах. С выхода первого усилителя 9 АФМ ШПС поступает на вход усилителя мощности 10, где сигнал усиливается до требуемого уровня и затем через передающую антенну 11 излучается в пространство.

В приемной части радиолинии сигнал, принятый приемной антенной 19, проходит через смеситель 20, переносится с помощью гетеродина 29 на промежуточную частоту, усиливается в усилителе промежуточной частоты (УПЧ) 21. С выхода УПЧ 21 сигнал поступает на перемножитель 22, на второй вход которого в качестве опорного подается сигнал от ГПСП 31 через дополнительный (N+1)-й выход регистра хранения 33. Результат перемножения входного и опорного сигналов поступает на усилитель 23, коэффициент усиления которого зависит от уровня сигнала, поступающего на управляющий вход усилителя 23 с выхода ЦАП 35. Формирование сигнала на выходе ЦАП 35 происходит с помощью ГПСП 31, регистра сдвига 32, регистра хранения 33, блока синхронизации 30, дешифратора 34 аналогично формированию сигнала на выходе ЦАП 18. С выхода усилителя 23 сигнал поступает на интегратор 24 и далее на блок синхронизации 30 и решающий блок 25.

Блок синхронизации 30 формирует две последовательности импульсов с частотами f и (N+1)f, управляет режимом работы решающего блока 20 и осуществляет поиск сигнала АФМ ШПС по частоте и по времени. Для поиска АФМ ШПС по частоте блок синхронизации 30 перестраивает гетеродин 29, а по времени задерживает или ускоряет работу ГПСП 31 и связанных с ним блоков. При этом наряду с совмещением во времени псевдослучайных последовательностей, формируемых в ГПСП 14 и 31, обеспечивается совмещение границ информационных блоков, отслеживаемых блоками управления 3 и 27. За счет этого блок перемежения 26 после считывания принятых символов с выхода решающего блока 25 на основании последовательности номеров, поступающих с K выходов блока управления 27, восстанавливает исходную последовательность информационных разрядов и выдает их приемнику информации 28.

Положительный эффект от заявляемого устройства продемонстрируем на следующем примере.

Пусть в радиолинии осуществляется передача оцифрованной аналоговой информации в виде последовательности независимых отсчетов U_t ∈ [-U_M,+U_M], преобразуемых в источнике информации 1 в k-разрядный двоичный код. В роли показателя качества передачи аналоговых отсчетов будем рассматривать дисперсию ошибки σ2ош

, характеризующую степень отклонения принятых отсчетов от переданных.

Итоговая дисперсия ошибки σ2ош

складывается из дисперсии ошибок квантования σ2кв и дисперсии канальных ошибок σ2кан, вызванных искажениями отдельных разрядов в канале связи. Дисперсия ошибок квантования (в предположении равномерного распределения U_t между соседними уровнями квантования) определяется по формуле σ2кв = U20/12, где U₀ = U_m/2^k-1 - шаг квантования. Дисперсия канальных ошибок σ2кан зависит от вероятностей искажения отдельных разрядов p_ош.i, i = 1,...,k, и может быть с достаточной точностью вычислена по формуле /8/:

При использовании радиолинии с АФМ ШПС с базой B >> 1 действие помех с любым распределением оказывается асимптотически эквивалентным действию гауссовской помехи /2/. В худшем случае при воздействии на i-й разряд когерентных помех с относительной средней мощностью δ_i (допускающей прерывистое воздействие) вероятность ошибки p_ош.i может быть рассчитана по формуле

где

B выражении (2) учтено, что при δ_i < 0.7B наихудшая помеха является прерывистой со скважностью 1- δ_i /0.7B и относительной мощностью импульсов помех δ_пик = 0.7B.

Обозначим отношение средней мощности помех к средней мощности сигналов на длительности передачи k разрядов одного аналогового отсчета буквой δ. Тогда при распределении энергии помех y = {y_i}k и распределении энергии сигналов x = {x_i}k получим δ_i = δy_i/x_i. На фиг. 6 приведены графики зависимости дисперсии ошибки σ2ош

от относительной средней мощности помех δ при различных распределениях энергии сигналов и помех при k = 8. В частности, линия 1 соответствует случаю обычного равномерного распределения энергии сигналов при равномерном распределении энергии помех, т.е. x_i = y_i = 1/k, δ_i = δ, ∀i = 1,...,k.
Линия 2 соответствует наихудшему распределению энергии помех y^* = {y_i ^*}k при равномерном распределении энергии сигналов. Данное распределение у^* зависит от величины δ и вычисляется в общем случае путем численного решения несколько громоздкой системы дифференциальных уравнений. При малой величине δ для данного распределения характерно выделение всей энергии помех на подавление только старшего разряда, т.е. y_k ^* = 1, y₁ ^* =...= y_k-1 ^* = 0. С ростом величины δ все большая часть энергии помех выделяется для подавления более младших разрядов. В частности, (k-1)-й разряд начинает подавляться при δ > 5.03/k.

Путем введения перемежения разрядов можно исключить прицельное подавление старших разрядов, в результате чего зависимость дисперсии ошибки от относительной мощности помех будет гарантироваться не выше линии 1 на фиг. 6. Однако, как следует из выражения (1), при равной вероятности ошибки приема отдельных разрядов вклад в дисперсию ошибки искажений старших разрядов намного превышает вклад искажений младших разрядов. В целом при известном распределении энергии помех можно решить соответствующую оптимизационную задачу и найти наилучшее распределение энергии сигналов, а затем реализовать его в предлагаемой радиолинии с АФМ ШПС. Можно показать, что в худшем случае при неизвестном распределении помех с ограниченной средней мощностью наилучшее распределение энергии сигналов описывается выражением

Заметим, что из выражения (4) следует простое соотношение: x_i/x_i-1 = 4, i = 2,...,k, упрощающее реализацию данного неравномерного распределения. При использовании распределения энергии сигналов (4) гарантируется, что при любом распределении энергии помех зависимость дисперсии ошибок от относительной средней мощности помех не будет выше линии 3 на фиг. 6.

Как следует из графиков на фиг. 6, при использовании неравномерного распределения (4) энергии сигналов в линии с АФМ ШПС гарантируется энергетический выигрыш в области малых помех около 13 дБ по сравнению со случаем равномерного распределения без перемежения и около 5.5 дБ по сравнению со случаем равномерного распределения с перемежением. На фиг. 6 показаны графики зависимости дисперсии ошибок от относительной мощности помех при различном распределении энергии сигналов и помех между разрядами оцифрованных аналоговых отсчетов.

Литература
1. Радиолиния с амплитудно-фазоманипулированными шумоподобными сигналами // АС СССР N 1635275, 1991.

2. Чуднов А.М. Помехоустойчивость корреляционного приема псевдослучайных сигналов, модулированных по амплитуде и фазе // Радиотехника и электроника, 1987. - т. XXXII. - N1, - С. 62-68.

3. Алексеенко А.Г., Шагурин И.И. Микросхемотехника. М.: Радио и связь, 1982. - 414 с.

4. Батушев В.А. Микросхемы и их применение. М.: Радио и связь, 1983. - 271 с.

5. Шило В.Л. Популярные цифровые микросхемы. М.: Радио и связь, 1988. - 352 с.

6. Папернов А.А. Логические основы ЦВТ. М.: Связь, 1973. - 352 с.

7. Чуднов А.М. О минимаксных алгоритмах формирования и приема сигналов. // Проблемы передачи информации, 1986, т. XXII. - вып. 4, С. 49-54.

8. Дж.Спилкер. Цифровая спутниковая связь. М.: Связь, 1979. - 592 с.

9. Варакин Л. Е. Системы связи с шумоподобными сигналами. М.: Радио и связь, 1985. - 384 с.

10. Банкет В.А., Дорофеев В.М. Цифровые методы в спутниковой связи. М.: Радио и связь, 1988. - 213 с.

11. У. Титце, К.Шенк. Полупроводниковая схемотехника: Справочное руководство. М.: Мир, 1982. - 512 с.

12. Радиоприемные устройства /Под ред. Л.Г.Барулина. М.: Радио и связь, 1984. - 272 с.

13. Каганов В.И. СВЧ полупроводниковые передатчики. М.: Радио и связь, 1981. - 400 с.

14. Мячев А.А., Щерба В.Г. Интерфейсы систем обработки данных. М.: Радио и связь, 1989. - 416 с.

15. Порохов О. Н. Цифровой стык на основе относительного биимпульсного сигналов //Электросвязь, 1989. N 12. С. 10-15.

16. Кларк Дж, Кейн Дж. Кодирование с исправлением ошибок в системах цифровой связи. - М.: Радио и связь, 1987.- 392 с.

17. Лазарев В.Г. Интеллектуальные цифровые сети. - М.: Статистика, 1996. - 224 с.

18. Полупроводниковые приемно-усилительные устройства: Справочник радиолюбителя /P.M. Терещук, К.М. Терещук, С.А. Седов. - Киев: Нау-кова думка, 1989. - 800 с.

Изобретение относится к радиотехнике и может быть использовано в системах связи, функционирующих в условиях неопределенных помех. Техническим результатом является разработка радиолинии, позволяющей повысить качество приема при передаче неоднородной информации в условиях воздействия неопределенных помех с ограниченной средней мощностью. Для этого в радиолинию с АФМ ШПС дополнительно введены второй дешифратор, блок управления, блок перемежения, второй цифроаналоговый преобразователь, второй усилитель. Реализация дополнительно введенных элементов позволяет при использовании неравномерного распределения сигналов в линии с АФМ ШПС получить энергетический выигрыш в области малых помех около 13 дБ по сравнению со случаем равномерного распределения без перемежения и 5,5 дБ по сравнению со случаем равномерного распределения с перемежением. 6 ил.

Радиолиния с амплитудно-фазоманипулированными шумоподобными сигналами, содержащая на передающей стороне источник информации, фазовый модулятор, модулятор, генератор несущей частоты, первый усилитель, усилитель мощности, антенное устройство, блок синхронизации, генератор псевдослучайной последовательности, регистр сдвига, регистр хранения, первый дешифратор, первый цифроаналоговый преобразователь, причем выход фазового модулятора соединен с первым входом модулятора, выход генератора несущей частоты подключен к второму входу модулятора, первый выход блока синхронизации подключен к входу генератора псевдослучайной последовательности и тактовому входу регистра сдвига, а его второй выход - к тактовому входу регистра хранения, выход генератора псевдослучайной последовательности подключен к информационному входу регистра сдвига, N + 1 информационных выходов регистра сдвига, где N ≥ 2, подключены к соответствующим N + 1 информационным входам регистра хранения, N информационных выходов регистра хранения подключены к соответствующим N информационным входам первого дешифратора, а дополнительный (N + 1)-й выход регистра хранения подключен к второму входу фазового модулятора, N выходов первого дешифратора подключены к соответствующим N входам первого цифроаналогового преобразователя, выход которого подключен к управляющему входу первого усилителя, выход которого подключен к входу усилителя мощности, выход которого подключен к входу антенного устройства, а на приемной стороне содержащая приемную антенну, смеситель, усилитель промежуточной частоты, перемножитель, усилитель, интегратор, решающий блок, гетеродин, блок синхронизации, генератор псевдослучайной последовательности, регистр сдвига, регистр хранения, дешифратор, цифроаналоговый преобразователь и приемник информации, причем выход антенного устройства подключен к первому входу смесителя, выход смесителя подключен к входу усилителя промежуточной частоты, выход которого подключен к информационному входу перемножителя, выход которого подключен к информационному входу усилителя, выход которого подключен к входу интегратора, выход которого подключен к входу решающего устройства и входу блока синхронизации, первый выход блока синхронизации подключен к входу генератора псевдослучайной последовательности и тактовому входу регистра сдвига, второй выход блока синхронизации подключен к тактовому входу регистра хранения, третий выход блока синхронизации подключен к входу гетеродина, выход которого подключен к второму входу смесителя, четвертый выход блока синхронизации подключен к тактовому входу решающего блока, выход генератора псевдослучайной последовательности подключен к информационному входу регистра сдвига, N + 1 информационных выходов которого подключены к соответствующим N + 1 информационным входам регистра хранения, N информационных выходов которого подключены к соответствующим N информационным входам дешифратора, а дополнительный (N + 1)-й выход регистра хранения подключен к управляющему входу перемножителя, N выходов дешифратора подключены к соответствующим N входам цифроаналогового преобразователя, выход которого подключен к управляющему входу усилителя, отличающаяся тем, что дополнительно введены на передающей стороне блок управления, блок перемежения, второй дешифратор, второй цифроаналоговый преобразователь и второй усилитель, причем выход источника информации подключен к информационному входу блока перемежения, выход блока перемежения подключен к первому входу фазового модулятора, дополнительный (N + 1)-й выход регистра хранения подключен к управляющему входу блока управления, второй выход блока синхронизации подключен к тактовому входу блока управления, первый и второй синхронизирующие выходы блока управления подключены к соответствующим синхронизирующим входам источника информации и блока перемежения, а K управляющих выходов блока управления, где K ≥ 2, подключены к соответствующим K управляющим входам блока перемежения и K входам второго дешифратора, M выходов второго дешифратора, где M ≥ 2, подключены к соответствующим M входам второго цифроаналогового преобразователя, выход которого подключен к управляющему входу второго усилителя, информационный вход второго усилителя подключен к выходу модулятора, а выход второго усилителя - к информационному входу первого усилителя, а на приемной стороне дополнительно введены блок перемежения и блок управления, причем второй выход блока синхронизации подключен к тактовому входу блока управления, а дополнительный (N + 1)-й выход регистра хранения подключен к управляющему входу блока управления, первый и второй синхронизирующие выходы блока управления подключены к соответствующим синхронизирующим входам блока перемежения, а K управляющих выходов блока управления подключены к соответствующим K управляющим входам блока перемежения, выход решающего блока подключен к информационному входу блока перемежения, а выход блока перемежения подключен к входу приемника информации.