РЕЛЯТОРНЫЙ СЕЛЕКТОР Российский патент 2002 года по МПК G06G7/25 

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны реляторные селекторы (см., например, рис.4 в книге: Волгин Л.И. Комплементарная алгебра и моделирование нейронных структур. - Таллинн: АН Эстонии, 1993. - 48 с.), которые содержат n реляторов и выполняют селекцию только наибольшего из нескольких аналоговых сигналов х₁,...,х_n+1, т.е. сигнала (n+1)-го ранга.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных реляторных селекторов, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется селекция сигнала любого заданного ранга r∈{1,...,n+1}.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип реляторный селектор (А.с. СССР 1262531, кл. G 06 G 7/25, 1986г.), выполняющий селекцию из аналоговых сигналов х₁,...,х_n+1 сигнала только (n+1)-го ранга и содержащий n реляторов, каждый из которых выполнен в виде дифференциального компаратора.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется селекция сигнала любого заданного ранга r∈{1,...,n+1}.
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения выполнения селекции из n+1 аналоговых сигналов сигнала любого заданного ранга r∈{1,...,n+1}.
Указанный технический результат при осуществлении изобретения достигается тем, что в реляторном селекторе, содержащем n реляторов, каждый из которых выполнен в виде дифференциального компаратора, неинвертирующий и инвертирующий входы которого образуют соответственно первый и второй входы релятора, выход n-го релятора и второй вход первого релятора являются соответственно выходом и (n+1)-м входом реляторного селектора, особенность заключается в том, что в него введен блок сортировки аналоговых сигналов, а в каждый релятор введены замыкающий и размыкающий ключи и булевый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого подключен к выходу дифференциального компаратора, второй вход является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, входы которых подсоединены соответственно к неинвертирующему и инвертирующему входам дифференциального компаратора, а выходы объединены и образуют выход релятора, выход i-го релятора подключен к второму входу (i+1)-го релятора, а первые входы первого-n-го реляторов соединены соответственно с выходами "Минимум"÷ "Максимум" блока сортировки аналоговых сигналов, первый ÷ n-й входы которого являются соответственно первым ÷ n-м входами реляторного селектора.

Проведенный заявителем анализ уровня техники, включающий поиск по патентным и научно-техническим источникам информации, и выявление источников, содержащих сведения об аналогах заявленного изобретения, позволил установить, что заявитель не обнаружил аналог, характеризующийся признаками, тождественными всем существенным признакам заявленного изобретения. Определение из перечня выявленных аналогов прототипа, как наиболее близкого по совокупности существенных признаков аналога, позволил выявить совокупность существенных по отношению к усматриваемому заявителем техническому результату отличительных признаков в заявленном устройстве, изложенных в формуле изобретения. Следовательно, заявляемое изобретение соответствует условию "новизна".

Для проверки соответствия заявленного изобретения условию "изобретательский уровень" заявитель провел дополнительный поиск известных решений, чтобы выявить признаки, совпадающие с отличительными от прототипа признаками заявленного устройства. Результаты поиска показали, что заявленное изобретение не вытекает для специалиста явным образом из известного уровня техники, поскольку из уровня техники, определенного заявителем, не выявлено влияние предусматриваемых существенными признаками заявленного изобретения преобразований на достижение технического результата, в частности, заявленным изобретением не предусматриваются следующие преобразования:
- дополнение известного средства какой-либо известной частью (частями), присоединяемой (присоединяемыми) к нему по известным правилам для достижения технического результата, в отношении которого установлено влияние именно таких дополнений;
- замена какой-либо части (частей) известного средства другой известной частью для достижения технического результата, в отношении которого установлено влияние именно такой замены;
- исключение какой-либо части (элемента) средства с одновременным исключением обусловленной ее наличием функции и достижением при этом обычного для такого исключения результата;
- увеличение количества однотипных элементов для усиления технического результата, обусловленного наличием в средстве именно таких элементов;
- выполнение известного средства или его части (частей) из известного материала для достижения технического результата, обусловленного известными свойствами этого материала;
- создание средства, состоящего из известных частей, выбор которых и связь между которыми осуществлены на основании известных правил, рекомендаций, и достигаемый при этом технический результат обусловлен только известными свойствами частей этого средства и связей между ними.

Описываемое изобретение не основано на изменении количественного признака (признаков), представлении таких признаков во взаимосвязи, либо изменении ее вида. Имеется в виду случай, когда известен факт влияния каждого из указанных признаков на технический результат, и новые значения этих признаков или их взаимосвязь могли быть получены исходя из известных зависимостей, закономерностей. Следовательно, заявленное изобретение соответствует условию "изобретательский уровень".

На чертеже представлена схема предлагаемого реляторного селектора.

Реляторный селектор содержит блок сортировки аналоговых сигналов 1 и n реляторов 2₁,...,2_n. Каждый релятор содержит дифференциальный компаратор 3, подключенный выходом к первому входу булевого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей 5₁ и 5₂, входы которых подсоединены соответственно к неинвертирующему и инвертирующему входам компаратора 3, а выходы объединены и образуют выход релятора, первым и вторым входами которого являются соответственно входы ключей 5₁ и 5₂. Выход релятора 2_i подключен к второму входу релятора 2_i+1, а выход релятора 2_n и второй вход релятора 2₁ являются соответственно выходом Z и (n+1)-м входом реляторного селектора, первый, . .., n-й входы которого образованы соответственно первым, . . . , n-м входами блока 1, подключенного выходами "Минимум" W₁,..., "Максимум" W_n соответственно к первым входам реляторов 2₁, ...,2_n.

Работа предлагаемого реляторного селектора осуществляется следующим образом. На его первый,...,(n+1)-й входы подаются соответственно информационные аналоговые сигналы (напряжения) x₁,...,x_n+1, а на входах управления реляторов 2₁, . . . ,2_n фиксируются соответственно необходимые управляющие сигналы f₁,...,f_n∈{0,1}. Блок 1 воспроизводит операцию

сортировки сигналов x₁, ...,x_n. Если на входе управления релятора присутствует логический "0" (логическая "1") и сигнал на его первом входе больше либо меньше сигнала на его втором входе, то ключ 5₁ соответственно замкнут (разомкнут) либо разомкнут (замкнут), а ключ 5₂ соответственно разомкнут (замкнут) либо замкнут (разомкнут). Следовательно, если на входе управления релятора присутствует логический "0" (логическая "1"), то этот релятор будет выделять на своем выходе наибольший (наименьший) из сигналов, действующих на его первом и втором входах. Таким образом, воспроизводимая предлагаемым селектором операция определяется выражением:

где x^(r)∈ {x₁,...,x_n+1} есть аналоговый сигнал заданного ранга r∈{1,...,n+1}.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый реляторный селектор обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает выполнение селекции из n+1 аналоговых сигналов сигнала любого заданного ранга r∈{1,...,n+1}, при этом настройка указанного селектора на заданный ранг осуществляется n-разрядным двоичным кодом.

Таким образом, вышеизложенные сведения свидетельствуют о выполнении при использовании заявленного устройства следующей совокупности условий:
- средство, воплощающее заявленное устройство при его осуществлении, предназначено для использования в промышленности, а именно в области автоматики и аналоговой вычислительной техники в качестве функционального узла аналоговых вычислительных машин, спецпроцессоров и др.;
- для заявленного устройства в том виде, как оно охарактеризовано в независимом пункте изложенной формулы изобретения, подтверждена возможность его осуществления с помощью описанных в заявке или известных до даты приоритета средств и методов;
- средство, воплощающее заявленное изобретение при его осуществлении, способно обеспечить достижение усматриваемого заявителем технического результата.

Следовательно, заявленное изобретение соответствует условию "промышленная применимость".

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом является расширение функциональных возможностей за счет обеспечения выполнения селекции из n+1 аналоговых сигналов любого заданного ранга. Устройство содержит блок сортировки аналоговых сигналов, n реляторов, каждый из которых состоит из дифференциального компаратора, булевого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, замыкающего и размыкающего ключей. 1 ил.

Реляторный селектор, содержащий n реляторов, каждый из которых выполнен в виде дифференциального компаратора, неинвертирующий и инвертирующий входы которого образуют соответственно первый и второй входы релятора, выход n-го релятора и второй вход первого релятора являются соответственно выходом и (n+1)-м входом реляторного селектора, отличающийся тем, что в него введен блок сортировки аналоговых сигналов, а в каждый релятор введены замыкающий и размыкающий ключи и булевый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого подключен к выходу дифференциального компаратора, второй вход является входом управления релятора, а выход соединен с управляющими входами замыкающего и размыкающего ключей, входы которых подсоединены соответственно к неинвертирующему и инвертирующему входам дифференциального компаратора, а выходы объединены и образуют выход релятора, выход i-го релятора подключен к второму входу (i+1)-го релятора, а первые входы первого - n-го реляторов соединены соответственно с выходами "Минимум"-"Максимум" блока сортировки аналоговых сигналов, первый - n-й входы которого являются соответственно первым - n-м входами реляторного селектора.