РЕЛЯТОРНЫЙ ИДЕНТИФИКАТОР Российский патент 2002 года по МПК G06G7/25 

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны реляторные идентификаторы (см., например, А.с. СССР 1262531, кл. G 06 G 7/25, 1986 г.), которые могут быть использованы для адресной идентификации наибольшего или наименьшего из нескольких аналоговых сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных реляторных идентификаторов, относится низкое быстродействие.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип реляторный идентификатор (Свидетельство РФ 20593, кл. G 06 G 7/25, 2001 г.), который содержит n реляторов и выполняет адресную идентификацию наибольшего или наименьшего из нескольких аналоговых сигналов х₁,..., х_n+1.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится низкое быстродействие, обусловленное тем, что максимальное время задержки распространения сигнала в прототипе определяется выражением τ = nτ_p, где τ_p - время задержки релятора.

Техническим результатом изобретения является повышение быстродействия.

Указанный технический результат при осуществлении изобретения достигается тем, что в реляторном идентификаторе, содержащем n реляторов, каждый из которых содержит компаратор, подключенный выходом к первому входу булевого элемента "ИСКЛЮЧАЮЩЕЕ ИЛИ", второй вход которого является входом управления релятора, а выход соединен с управляющим входом размыкающего и замыкающего ключей, особенность заключается в том, что в него введены аналогичные упомянутым 0,5n(n-1) реляторов и в каждом из 0,5n(n+1) реляторов первый, второй входы и первый, второй выходы образованы соответственно инвертирующим, неинвертирующим входами компаратора и выходами размыкающего, замыкающего ключей, подсоединенных входами соответственно к третьему, четвертому входам релятора, все реляторы сгруппированы в матрицу из n строк и n столбцов так, что i-я строка и j-й столбец содержат соответственно n+1-i и j реляторов, первые входы реляторов i-й строки и вторые входы реляторов j-го столбца подключены соответственно к i-му и (j+1)-му информационным входам реляторного идентификатора, первым и вторым,..., (n+1)-м идентифицирующими входами которого являются соответственно третий вход первого и четвертые входы первого, . .., n-го реляторов первой строки, в i-й строке первый выход каждого предыдущего релятора подключен к третьему входу последующего релятора, а в j-м столбце второй выход каждого предыдущего релятора - к четвертому входу последующего релятора, второй выход i-го релятора i-ой строки соединен с третьим входом (i+l)-гo релятора (i+1)-й строки, первые выходы первого,..., n-го и второй выход n-го реляторов n-го столбца объединены и образуют выход реляторного идентификатора, вход управления которого подключен к объединенным входам управления всех реляторов.

Проведенный заявителем анализ уровня техники, включающий поиск по патентным и научно-техническим источникам информации, и выявление источников, содержащих сведения об аналогах заявленного изобретения, позволил установить, что заявитель не обнаружил аналог, характеризующийся признаками, тождественными всем существенным признакам заявленного изобретения. Определение из перечня выявленных аналогов прототипа как наиболее близкого по совокупности существенных признаков аналога позволило выявить совокупность существенных по отношению к усматриваемому заявителем техническому результату отличительных признаков в заявленном устройстве, изложенных в формуле изобретения. Следовательно, заявляемое изобретение соответствует условию "новизна".

Для проверки соответствия заявленного изобретения условию "изобретательский уровень" заявитель провел дополнительный поиск известных решений, чтобы выявить признаки, совпадающие с отличительными от прототипа признаками заявленного устройства. Результаты поиска показали, что заявленное изобретение не вытекает для специалиста явным образом из известного уровня техники, поскольку из уровня техники, определенного заявителем, не выявлено влияние предусматриваемых существенными признаками заявленного изобретения преобразований на достижение технического результата, в частности, заявленным изобретением не предусматриваются следующие преобразования:
- дополнение известного средства какой-либо известной частью (частями), присоединяемой (присоединяемыми) к нему по известным правилам для достижения технического результата, в отношении которого установлено влияние именно таких дополнений;
- замена какой-либо части (частей) известного средства другой известной частью для достижения технического результата, в отношении которого установлено влияние именно такой замены;
- исключение какой-либо части (элемента) средства с одновременным исключением обусловленной ее наличием функции и достижением при этом обычного для такого исключения результата;
- увеличение количества однотипных элементов для усиления технического результата, обусловленного наличием в средстве именно таких элементов;
- выполнение известного средства или его части (частей) из известного материала для достижения технического результата, обусловленного известными свойствами этого материала;
- создание средства, состоящего из известных частей, выбор которых и связь между которыми осуществлены на основании известных правил, рекомендаций, и достигаемый при этом технический результат обусловлен только известными свойствами частей этого средства и связей между ними.

Описываемое изобретение не основано на изменении количественного признака (признаков), представлении таких признаков во взаимосвязи либо изменении ее вида. Имеется в виду случай, когда известен факт влияния каждого из указанных признаков на технический результат, и новые значения этих признаков или их взаимосвязь могли быть получены исходя из известных зависимостей, закономерностей. Следовательно, заявленное изобретение соответствует условию "изобретательский уровень".

На фиг.1 и 2 представлены соответственно схема предлагаемого реляторного идентификатора (например, при n=4) и схема релятора, использованного при построении указанного идентификатора.

Реляторный идентификатор содержит 0,5n(n+1) реляторов 1₁₁,...,1_nn. Каждый релятор содержит компаратор 2, размыкающий и замыкающий ключи 3₁ и 3₂, булевый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4, первый,...,четвертый входы 5₁,...,5₄, вход управления 5₅, первый и второй выходы 6₁ и 6₂, причем инвертирующий и неинвертирующий входы и выход компаратора 2 соединены соответственно с входами 5₁ и 5₂ релятора и первым входом элемента 4, второй вход которого является входом 5₅ релятора, а выход соединен с управляющим входом ключей 3₁, 3₂, подсоединенных входами и выходами соответственно к входам 5₃, 5₄ и выходам 6₁, 6₂ релятора. Все реляторы сгруппированы в матрицу из n строк и n столбцов так, что i-я строка и j-й столбец содержат соответственно n+1-i и j реляторов, входы 5₁ реляторов i-й строки и входы 5₂ реляторов j-го столбца подключены соответственно к i-му и (j+1)-му информационным входам реляторного идентификатора, первым и вторым,..., (n+1)-м идентифицирующими входами которого являются соответственно вход 5₃ релятора 1₁₁ и входы 5₄ реляторов l₁₁, . ..,l_1n, в i-й строке выход 6₁ каждого предыдущего релятора подключен к входу 5₃ последующего релятора, а в j-м столбце выход 6₂ каждого предыдущего релятора - к входу 5₄ последующего релятора, выход 6₂ релятора 1_ij соединен с входом 5₃ релятора 1_{(i+1) (j+1)}, выходы 6₁ реляторов l_1n,...,l_nn и выход 6₂ релятора 1_nn объединены и образуют выход Z реляторного идентификатора, вход управления которого подключен к объединенным входам 5₅ всех реляторов.

Работа предлагаемого реляторного идентификатора осуществляется следующим образом. На его входе управления и первом,..., (n+l)-м идентифицирующих входах фиксируются соответственно сигнал f∈{0,1} и идентифицирующие аналоговые сигналы (напряжения) у₁,...,y_n+1; на его первый,..., (n+1)-й информационные входы подаются соответственно информационные аналоговые сигналы (напряжения) х₁,...,х_n+1. Если f=0 (f=1) и сигнал на входе 5₁ релятора больше либо меньше сигнала на входе 5₂, то ключ 3₁ соответственно замкнут (разомкнут) либо разомкнут (замкнут), а ключ 3₂ соответственно разомкнут (замкнут) либо замкнут (разомкнут). Таким образом, операция, воспроизводимая предлагаемым идентификатором, определяется выражением:

где ext = max при f=0; ext = min при f=1. Согласно (1) на выход Z проходит идентифицирующий сигнал у_k, который соответствует адресу k экстремального сигнала х_k.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый реляторный идентификатор выполняет адресную идентификацию наибольшего или наименьшего из нескольких аналоговых сигналов и обладает более высоким по сравнению с прототипом быстродействием, так как максимальное время задержки распространения сигнала в указанном идентификаторе определяется выражением τ = τ_p, где τ_p есть время задержки релятора.

Таким образом, вышеизложенные сведения свидетельствуют о выполнении при использовании заявленного устройства следующей совокупности условий:
- средство, воплощающее заявленное устройство при его осуществлении, предназначено для использования в промышленности, а именно в области автоматики и аналоговой вычислительной техники в качестве функционального узла аналоговых вычислительных машин, спецпроцессоров и др.;
- для заявленного устройства в том виде, как оно охарактеризовано в независимом пункте изложенной формулы изобретения, подтверждена возможность его осуществления с помощью описанных в заявке или известных до даты приоритета средств и методов;
- средство, воплощающее заявленное изобретение при его осуществлении, способно обеспечить достижение усматриваемого заявителем технического результата.

Следовательно, заявленное изобретение соответствует условию "промышленная применимость".

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом является повышение быстродействия. Устройство содержит 0,5n(n+1)реляторов, каждый из которых содержит компаратор, булевый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, размыкающий и замыкающий ключи. 2 ил.

Реляторный идентификатор, содержащий n реляторов, каждый из которых содержит компаратор, подключенный выходом к первому входу булевого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом размыкающего и замыкающего ключей, отличающийся тем, что в него введены аналогичные упомянутым 0,5n (n-1) реляторов и в каждом из 0,5n(n+1) реляторов первый и второй входы и первый и второй выходы образованы соответственно инвертирующим и неинвертирующим входами компаратора и выходами размыкающего и замыкающего ключей, подсоединенных входами соответственно к третьему и четвертому входам релятора, все реляторы сгруппированы в матрицу из n строк и n столбцов так, что i-я строка и j-й столбец содержат соответственно n+1-i и j реляторов, первые входы реляторов i-й строки и вторые входы реляторов j-го столбца подключены соответственно к i-му и (j+1)-му информационным входам реляторного идентификатора, первым, вторым, . . . , (n+1)-м идентифицирующими входами которого являются соответственно третий вход первого и четвертые входы первого, . . . , n-го реляторов первой строки, в i-й строке первый выход каждого предыдущего релятора подключен к третьему входу последующего релятора, а в j-м столбце второй выход каждого предыдущего релятора - к четвертому входу последующего релятора, второй выход i-го релятора i-й строки соединен с третьим входом (i+1)-го релятора (i+1)-й строки, первые выходы первого, . . . , n-го и второй выход n-го реляторов n-го столбца объединены и образуют выход реляторного идентификатора, вход управления которого подключен к объединенным входам управления всех реляторов.