АЦП С ПЕРИОДИЧЕСКОЙ ПОДСТРОЙКОЙ ПОСТОЯННОЙ СОСТАВЛЯЮЩЕЙ Российский патент 2003 года по МПК H03M1/06 

Предлагаемое техническое решение относится к цифровой измерительной технике и может быть использовано в АЦП с периодической подстройкой постоянной составляющей на входе при наличии внешних шумов.

Известно множество схем преобразования, имеющих АЦП в виде интегральных микросхем, которые выполнены как по полупроводниковой интегральной, так и по гибридной технологии.

Существуют простые и дешевые АЦП, обладающие малой разрядностью, а известные прецизионные преобразователи, обладают большим числом состояний, причем число состояний, отнесенное к определенным интервалам измерения входного параметра, представляет собой меру достигаемой разрешающей способности. Однако высокая разрешающая способность лишь тогда имеет смысл, если она равна достигаемой точности.

Известные АЦП, а также включаемые перед ними узлы более или менее сильно дрейфуют. Этот дрейф хотя и можно сделать очень малым, но его нельзя устранить. Источником ошибок при АЦП являются дрейф нуля и нелинейность преобразования.

Известен измерительный прибор, выполненный в виде микроЭВМ и связанного с ней аналогового блока, причем цикл измерения состоит из трех шагов и на каждом из этих шагов на вход поочередно подключают нулевую величину (например, короткое замыкание), измеряемую величину, опорную величину.

Аналоговый блок формирует три интервала времени, пропорциональные этим величинам, причем эти интервалы времени преобразуются в состояние счетчика и по нему вычисляют в микроЭВМ значения измеренной величины, выходное слово микроЭВМ точно представляет амплитуду аналогового сигнала. Измерение полностью исключает влияние дрейфа, так как величина дрейфа, можно предположить, не изменяется на всех трех шагах измерения.

Недостатком известного технического решения является то, что одно преобразование требует сравнительно много времени, снижается точность компенсации постоянной составляющей при наличии шумов и за счет нелинейности АЦП.

Известен интегрирующий АЦП (см. авторское свидетельство SU N 1211886, МПК Н 03 М 1/52, от 25.07.84), состоящий из шести ключей, интегратора, компаратора, узла определения знака математического ожидания, переключателя, двух ЦАП, двух реверсивных счетчиков, формирователя импульсов, схемы И и управляющего устройства.

Интегрирующий АЦП имеет, в общем случае, две основные характеристики, во-первых, выходное напряжение представляет интеграл или среднее входного напряжения, в пределах постоянного периода времени. В связи с этим интегрирующий преобразователь будет обеспечивать повторяемость результата при наличии высокочастотного (относительно измеряемого периода) шума, во-вторых, в преобразователе такого типа используется такое время для квантования, при котором обеспечивается предельно малая нелинейная ошибка и исключается возможность пропуска выходных кодов.

Недостатком известного устройства является низкое быстродействие АЦП.

Наиболее близким по технической сущности и достигаемому результату является АЦП с юстировкой напряжения смещения нуля (см. Е.А.Коломбет, 1991, Микроэлектронные средства обработки аналоговых сигналов, Москва, Радио и связь, стр. 302), содержащий источник сигнала, выход которого подключен через аналоговое вычитающее устройство к первому входу АЦП, причем второй вход аналогового вычитающего устройства соединен с выходом ЦАП, второй вход АЦП и первый вход ЦАП связаны соответственно с выходами управляющего устройства, а выход АЦП соединен со вторым входом ЦАП.

Недостатком известного устройства является низкая точность подстройки постоянной составляющей, обусловленная наличием шума, наличием нелинейности АЦП и разности шагов квантования АЦП и ЦАП.

Техническим результатом предлагаемого решения является повышение точности подстройки постоянной составляющей за счет исключения влияния на результаты преобразования возникающих погрешностей.

Указанный результат достигается тем, что в АЦП с периодической подстройкой постоянной составляющей, содержащий источник сигнала, выход которого подключен через аналоговое вычитающее устройство к первому входу АЦП, причем второй вход аналогового вычитающего устройства соединен с выходом ЦАП, а второй вход АЦП и первый вход ЦАП связаны соответственно с выходами управляющего устройства, введены последовательно соединенные накапливающий сумматор, нормирующее устройство, цифровое вычитающее устройство, устройство суммирования-вычитания и параллельный регистр, причем вход накапливающего сумматора связан с выходом АЦП, а выход параллельного регистра подключен к входу ЦАП и второму входу устройства суммирования вычитания, кроме того, второй вход вычитающего устройства соединен с источником нулевого входа, а вторые входы накапливающего устройства (сумматора), нормирующего устройства и параллельного регистра связаны соответственно с выходами управляющего устройства.

Сущность предлагаемого технического решения заключается в реализации принципа компенсации погрешностей, вызванных дрейфом нуля и шумом, которые формируются в источнике сигнала, а также дрейфом нуля и шумами узлов, входящих в АЦП и ЦАП и нелинейностью АЦП, причем при каждом шаге работы устройства суммирования-вычитания производится уточнение кода напряжения подстройки постоянной составляющей, т.е. с каждым шагом уменьшается остаточная ошибка подстройки постоянной составляющей.

Накапливающий сумматор может быть реализован (см. Ю.В. Новиков, 1997, Разработка устройств сопряжения. Москва, ЭКОМ, стр. 104), в котором код числа складывается с содержимым параллельного регистра. При этом при суммировании больших чисел требуется большая разрядность сумматора и параллельного регистра, причем накапливающий сумматор применяется для перебора адресов ОЗУ. В предлагаемом устройстве накапливающий сумматор используется для суммирования и накопления отсчетов смеси постоянной составляющей и шума, при этом разрядность накапливающего сумматора и параллельного регистра равна разрядности данных на входе накапливающего сумматора, так как используется одноразрядный выход переноса разряда сумматора.

Нормирующее устройство - это устройство сдвига и может быть выполнено на мультиплексорах (см. У. Титце, К. Шенк, 1983, Полупроводниковая схемотехника, под ред. А.Г. Алексенко, Москва, Мир, стр. 328). Сдвиг на один разряд вправо соответствует делению числа на два. Нормирующее устройство в предлагаемом техническом решении осуществляет сдвиг кода вправо путем подсчета импульсов переполнения накапливающего сумматора, таким образом, усредняются значения смеси постоянной составляющей и шума, присутствующего на входе устройства в режиме подстройки постоянной составляющей, т.е. при отсутствии входного сигнала.

Источник нулевого кода может быть реализован (см. П. Хоровиц, 1986, Искусство схемотехники, Том 2. Перевод с английского под ред. Гальперина, Москва, Мир, стр. 51). В смещенном двоичном коде - это кодовая комбинация 1000 0000 0000 (для 12-ти разрядного кода). Источник нулевого кода формирует нулевую кодовую комбинацию, однако большинство быстродействующих АЦП работают в дополнительном коде, что вызывает дополнительные шумы при переходе через нуль в связи с переключением всех (например, для АЦП AD9042 - двенадцати) разрядов. Для уменьшения собственных шумов устройства возможно смещение нулевого кода с последующим учетом данного смещения на выходе устройства, поэтому источник нулевого кода может, в частности, генерировать отличный от известного устройства нулевой код.

Цифровое вычитающее устройство может быть выполнено в виде (см. Цифровые радиоприемные системы, 1990, Справочник, под. ред. М.И. Жодзинского, Москва, Радио и связь, стр. 53) и используется для построения компаратора с помощью цифрового сумматора. Для того чтобы выполнить операцию сравнения слово В представлено в дополнительном коде, при этом в известном устройстве выполняется функция вычитания, а выход переполнения сумматора будет выполнять функцию сравнения двух слов А и В при вычитании. Цифровое вычитающее устройство в предлагаемом устройстве определяет разность между нулевым кодом и кодом усредненного значения постоянной составляющей, т.е. выделяет ошибку подстройки постоянной составляющей.

Устройство суммирования-вычитания может быть реализовано в виде (см. Цифровые радиоприемные системы, 1990, Справочник, под. ред. М.И. Жодзинского, Москва, Радио и связь, стр. 43), которое используется для увеличения разрядности, т. е. увеличения динамического диапазона входного сигнала АЦП. Устройство суммирования-вычитания в предлагаемом устройстве вычисляет разность или сумму (в зависимости от знака) между кодом напряжения подстройки постоянной составляющей и ошибкой подстройки постоянной составляющей, т.е. уточняет значение напряжения подстройки постоянной составляющей. Наличие данного устройства при нескольких подстройках постоянной составляющей минимизирует число значащих разрядов ошибки подстройки постоянной составляющей.

Параллельный регистр может быть выполнен в виде (см. Е.А. Коломбет, 1991, Микроэлектронные средства обработки аналоговых сигналов, Москва, Радио и связь, стр. 323), который используется для запоминания предыдущего измерения результата преобразования аналог-цифра. Параллельный регистр запоминает уточненное значение кода напряжения подстройки постоянной составляющей.

Сравнение предлагаемого решения с известными техническими решениями показывает, что оно обладает новой совокупностью существенных признаков, которые совместно с известными признаками позволяют успешно реализовать поставленную цель.

Для пояснения сущности предлагаемого технического решения приводится иллюстрация на чертеже, где представлена структурная схема АЦП с периодической подстройкой постоянной составляющей.

АЦП с периодической подстройкой постоянной составляющей содержит источник сигнала 1, аналоговое вычитающее устройство 2, АЦП 3, ЦАП 4, управляющее устройство 5, последовательно соединенные накапливающий сумматор 6, нормирующее устройство 7, цифровое вычитающее устройство 8, устройство суммирования-вычитания 9, параллельный регистр 10, а также источник нулевого кода 11.

Устройство работает следующим образом.

Источник сигнала 1, при отсутствии полезного сигнала, является источником шума и постоянного смещения, обусловленного дрейфом нуля, причем постоянное смещение и шум поступают на аналоговое вычитающее устройство 2 и далее на вход АЦП 3, в котором происходит преобразование аналогового сигнала в цифровой код, который поступает на накапливающий сумматор 6 и далее на нормирующее устройство 7. Накапливающий сумматор 6 и нормирующее устройство 7 вычисляют среднее арифметическое значение смеси шума и постоянного смещения, т. е. вычисляют постоянную составляющую на входе АЦП 3. Разница между опорным кодом, который, в частности, может быть нулевым кодом АЦП 3, и кодом измеренной постоянной составляющей - есть ошибка подстройки постоянной составляющей на входе АЦП 3. При первой итерации параллельный регистр 10 обнулен, т.о. код ошибки подстройки постоянной составляющей проходит через устройство суммирования-вычитания 9 и преобразуется в ЦАП 4 в аналоговое напряжение, примерно соответствующее величине постоянного смещения источника сигнала 1. В аналоговом вычитающем устройстве 2 компенсируется постоянное смещение источника сигнала 1. Компенсация, однако, происходит не полностью из-за наличия интегральной и дифференциальной погрешностей АЦП 3 и ЦАП 4, а также из-за разности шагов квантования АЦП 3 и ЦАП 4. При второй итерации на выходе вычитающего устройства 8 выделяется остаточная ошибка между постоянным смещением источника сигнала 1 и напряжением подстройки постоянной составляющей сформированным в процессе первой итерации. Код этой ошибки вычитается или суммируется, в зависимости от знака, в устройстве суммирования-вычитания 9 с кодом напряжения подстройки постоянной составляющей, который хранится в параллельном регистре 10, т.е. происходит уточнение величины напряжения подстройки постоянной составляющей, причем при первой итерации значение напряжение на входе АЦП 3 может быть сколь угодно большим в пределах динамического диапазона АЦП 3, а при второй итерации напряжение на входе АЦП 3 не может быть больше суммарной погрешности устройств, входящих в предлагаемое устройство, при измерении малых величин работают только младшие разряды АЦП 3 и ЦАП 4, т.о. при второй и последующих итерациях уменьшается погрешность, обусловленная интегральной нелинейностью и разностью шагов квантования АЦП 3 и ЦАП 4, и за несколько итераций может быть достигнута подстройка постоянной составляющей с максимальной точностью.

Предлагаемое техническое решение позволило повысить точность подстройки постоянной составляющей за счет исключения влияния на результаты преобразования возникающих погрешностей.

Техническое решение относится к цифровой измерительной технике и может быть использовано в АЦП с периодической подстройкой нуля с большим динамическим диапазоном входного сигнала и при наличии внешних шумов. Техническим результатом является повышение точности подстройки нуля за счет исключения влияния на результаты преобразования возникающих погрешностей. Указанный результат достигается тем, что АЦП с периодической подстройкой нуля содержит источник сигнала, аналоговое вычитающее устройство, управляющее устройство, а также накапливающий сумматор, нормирующее устройство, цифровое вычитающее устройство, устройство суммирования-вычитания и параллельный регистр. АЦП позволяет осуществить подавление шума за счет накопления и усреднения сигнала, осуществляет измерение разности между нулевым кодом и кодом усредненной ошибки и сравнивает его с предыдущим измерением. При этом точность подстройки постоянной составляющей повышается, так как уменьшается количество значащих разрядов, влияющих на точность измерений. 1 ил.

Аналого-цифровой преобразователь с периодической подстройкой постоянной составляющей, содержащий источник сигнала, выход которого подключен через аналоговое вычитающее устройство к первому входу аналого-цифрового преобразователя, причем второй вход аналогового вычитающего устройства соединен с выходом цифроаналогового преобразователя, а второй вход аналого-цифрового преобразователя и первый вход цифроаналогового преобразователя связаны соответственно с выходами управляющего устройства, отличающийся тем, что дополнительно введены последовательно соединенные накапливающий сумматор, нормирующее устройство, цифровое вычитающее устройство, устройство суммирования-вычитания и параллельный регистр, выход которого подключен соответственно к входу цифроаналогового преобразователя и второму входу устройства суммирования-вычитания, а вход накапливающего сумматора связан с выходом аналого-цифрового преобразователя, кроме того, второй вход цифрового вычитающего устройства соединен с источником нулевого кода, а вторые входы накапливающего сумматора, нормирующего устройства и параллельного регистра связаны соответственно с выходами управляющего устройства.