УСТРОЙСТВО ДЛЯ АДАПТИВНОГО РАСПОЗНАВАНИЯ СИМВОЛОВ ТЕКСТОВЫХ ДОКУМЕНТОВ Российский патент 2003 года по МПК G06K9/66 

Изобретение относится к технической кибернетике, в частности к устройствам для распознавания символов текстовых документов.

Известны устройства, которые могли бы быть использованы для решения поставленной задачи (1, 2).

Первое из известных устройств содержит блок словаря для регистрации частичных форм символьных изображений данных, определяющих направление штрихов, блок словаря для регистрации символов изображений, состоящих из частичных форм символов, блок ввода штрихов символьного изображения, подлежащего распознаванию, блок поиска символов в словаре и блок выдачи найденного символа (1).

Существенный недостаток данного устройства состоит в невысокой надежности распознавания символов, форма начертания символов которых отлична от формы шрифтов эталонных символов.

Известно и другое устройство, содержащее интерактивную обрабатывающую схему для приема и преобразования видеоинформации первого типа для представления текста на документе, схему для определения изменения расстояния между центрами символов конкретного слова, схему для определения различия в способах расположения символов в данном слове и схему для пошагового распознавания (2).

Последнее из перечисленных выше технических решений наиболее близко к описываемому.

Его недостаток также заключается в том, что высокая надежность распознавания символов текстовых документов достигается только в том случае, когда шрифты начертания распознаваемых символов точно соответствуют шрифтам эталонных символов, используемых для классификации. При предъявлении же символов, шрифты которых отличны от эталонных, надежность их распознавания резко понижается, а с учетом возможных искажений символов за счет типографской печати - о надежности распознавания вообще речь может и не идти.

Цель изобретения - повышение надежности распознавания символов путем использования процедуры их кластеризации.

Поставленная цель достигается тем, что в устройство, содержащее первый, второй и третий регистры, информационные входы которых являются первыми, вторыми и третьими информационными входами устройства, а установочные входы подключены к первому синхронизирующему выходу блока управления, сигнальный выход которого является сигнальным выходом устройства, первую и вторую группы элементов И, выходы которых являются информационными выходами устройства, информационные входы блока управления являются четвертым и пятым информационными входами устройства соответственно, а первый, второй и третий синхронизирующие входы являются первым, вторым и третьим синхронизирующими входами устройства, введены первый селектор признаков наложения, входы первой группы которого соединены с единичными выходами соответствующих разрядов первого регистра, входы второй группы подключены к единичным выходам соответствующих разрядов второго регистра, входы третьей группы соединены с соответствующими управляющими выходами блока управления, а входы четвертой группы подключены к тактирующему выходу блока управления, второй селектор признаков наложения, входы первой группы которого соединены с единичными выходами соответствующих разрядов третьего регистра, входы второй группы подключены к единичным выходам соответствующих разрядов второго регистра, входы третьей группы соединены с соответствующими управляющими выходами блока управления, а входы четвертой группы подключены к тактирующему выходу блока управления, первый селектор ошибок наложения, входы первой группы которого соединены с единичными выходами соответствующих разрядов первого регистра, входы второй группы подключены к нулевым выходам соответствующих разрядов второго регистра, входы третьей группы соединены с соответствующими управляющими выходами блока управления, а входы четвертой группы подключены к тактирующему выходу блока управления, второй селектор ошибок наложения, входы первой группы которого соединены с единичными выходами соответствующих разрядов третьего регистра, входы второй группы подключены к нулевым выходам соответствующих разрядов второго регистра, входы третьей группы соединены с соответствующими управляющими выходами блока управления, а входы четвертой группы подключены к тактирующему выходу блока управления, первый и второй счетчики признаков наложения, счетные входы которых подключены к выходам первого и второго селекторов признаков наложения соответственно, а выходы соединены с одними входами соответствующих элементов И первой и второй групп, другие входы которых подключены ко второму синхронизирующему выходу блока управления, компаратор, одни информационные входы которого соединены с информационным выходом блока управления, синхронизирующий вход подключен ко второму синхронизирующему выходу блока управления, а выходы соединены с тактирующим и установочным входами блока управления соответственно, первый и второй счетчики ошибок наложения, счетные входы которых подключены к выходам первого и второго селекторов ошибок соответственно, сумматор, информационные входы которого соединены с выходами первого и второго счетчиков ошибок наложения, синхронизирующий вход подключен к первому синхронизирующему выходу блока управления, а выход соединен с другим информационным входом компаратора, при этом третий синхронизирующий выход блока управления подключен к установочным входам первого и второго счетчиков наложения и первого и второго счетчиков ошибок наложения.

Сущность изобретения поясняется чертежами, где на фиг.1 представлена структурная схема устройства; на фиг.2 - структурная схема блока управления; на фиг. 3 показан пример конкретного конструктивного выполнения селекторов признаков наложения и селекторов ошибок наложения с подключением их входов к соответствующим выходам регистров; на фиг.4 приведены иллюстрации кластерного наложения.

Устройство (фиг. 1) содержит первый 1, второй 2 и третий 3 регистры, первый 4 и второй 5 селекторы признаков наложения, первый 6, второй 7 селекторы ошибок наложения, первый 8 и второй 9 счетчики признаков наложения, первый 10 и второй 11 счетчики ошибок наложения, сумматор 12, компаратор 13, первую 14 и вторую 15 группы элементов И и блок 16 управления.

Блок управления (фиг.2) содержит первый 17 и второй 18 регистры, первый 19 и второй 20 счетчики, дешифратор 21, компаратор 22, генератор 23 импульсов, триггер 24, элемент 25 И, элемент 26 ИЛИ, первый 27, второй 28-1, третий 28-2 и четвертый 29 элементы задержки.

Селектор признаков наложения (фиг.3) содержит элементы 30, 31 И, элемент 32 ИЛИ, а селектор ошибок наложения содержит элементы 33, 34 И, элемент 35 ИЛИ.

На фиг.1 также показаны первый 36, второй 37, третий 38, четвертый 39 и пятый 40 информационные входы устройства, первый 41, второй 42 и третий 43 синхронизирующие входы устройства, первый 44 и второй 45 информационные выходы устройства, первый 46 и второй 47 управляющие выходы устройства и сигнальный 48 выход устройства.

Кроме того, на фиг.1 показаны тактирующий выход 49, управляющие 50 выходы, первый 51, второй 52 и третий 53 синхронизирующие выходы, а также информационные 54 выходы блока управления. Отдельно обозначены тактирующий 55 и установочный 56 входы блока управления.

Все узлы и элементы устройства выполнены на стандартных потенциально-импульсных элементах.

Устройство работает следующим образом.

Для распознавания бинарных образов символов
Im= { {Im₁₁, Im₁₂,..., Im_1n},{Im₂₁, Im₂₂,..., Im_2n},...,{Im_m1, Im_m2,..., Im_mn} } , где Im₁₂∈{0,1}, стандартизованных к размеру m строк и n столбцов и последовательно поступающих из памяти сервера (не показан) через вход 37 в регистр 2, используется представление эталонов Etl= {{Etl₁₁, Etl₁₂,..., Etl_1n} , { Etl₂₁, Etl₂₂, . . . , Etl_2n},...,{Etl_m1, Etl_m2,..., Etl_mn}}, где Еtl_ij∈G={0,2^N-1}.

Из эталона Еtl символов сервер извлекает два бинарных представления:
- расширенное Cover (Etl, level С)={ Etl_ij> Level C }
- скелетное Skel (Etl, level S)={Etl_ij> Level S} где Level C и Level S - пороги бинаризации эталона, удовлетворяющие условию
0<Level C<Level S<2^N-1.

Подсчитываются штрафы несовпадения с расширенным образом
Pen(Im,Cover) = Σ (Im_ij=1 AND Cover=0) и со скелетным образом
Pen(Im,Skel) = Σ (Im_ij=0 AND Skel_ij=1).

Также подсчитываются размеры совпадений с расширенным образом
Bonus(Im,Cover) = Σ (Im_ij=1 AND Cover=1)
и со скелетным образом
Bonus(Im,Skel) = Σ (Im_ij=l AND Skel_ij=1).

Иллюстрация процесса наложения приведена на фиг.4.

Штрафы могут быть отменены или уменьшены в зависимости от соотношений
Bonus(Im,Cover)/ Pen(Im,Cover)
и
Bonus(Im,Skel)/ Pen(Im,Skel).

Общий штраф суммируется
Pen(Im,Etl) = Pen(Im,Cover) + Pen(Im,Skel).

В зависимости от величины штрафа принимается решение об остановке наложения по условию
Pen(Im,Etl) <LevelP.

Если это условие не выполнено, то осуществляется сдвиг образа Im на 1 строку вверх (вниз), на 1 столбец вправо (влево). Например, сдвиг на 1 строку вниз происходит по следующему правилу:
Im*(_i+1)j=Im_ij
Im*_0j =0
для 0≤j≤n, 0≤i≤m.

Вычисляемая таким образом близость распознаваемого образа Im и эталона Etl отвечает на вопрос о том, насколько хорошо образ соответствует распределению данного кластера, то есть позволяет производить сравнение с эталонами из некоторого набора и классифицировать образ в соответствии с получаемыми оценками [3].

Скелетное представление эталона символа сервер записывает через вход 36 в регистр 1, а расширенное представление эталона символа - через вход 38 в регистр 3. Одновременно с этим через вход 39 в регистр 17 блока управления 16 сервер записывает пороговое значение штрафа LevelP, а через вход 40 записывает заданное количество сдвигов, с помощью которых может быть оптимизировано положение распознаваемого символа на рецепторном поле. Как правило, количество сдвигов ограничено числом 8, а количество наложений - числом 9.

Начало выполнения процедуры распознавания дается сигналом сервера, поступающим через вход 41 блока 16 на единичный вход триггера 24. Высоким потенциалом единичного выхода триггера 24 открывается элемент 25 И, через который тактирующие импульсы генератора 23 начинают поступать на вход счетчика 19. Как следствие этого, дешифратор 21 начинает последовательно выдавать высокие разрешающие потенциалы на свои выходы 50 и далее последовательно открывать соответствующие элементы И селекторов признаков наложения 4,5 и селекторов ошибок наложения 6, 7 (см. также фиг.3).

Импульсы с выхода элемента 25 И, задержанные на время срабатывания счетчика 19 и дешифратора 21 элементом 27 задержки, через тактирующий выход 49 блока 16 управления опрашивают состояния элементов И соответствующих селекторов 4-7, например элементов 30 и 33 И селекторов 4 и 6, как показано на фиг.3.

Если наложение распознаваемого символа и соответствующего эталона произошло, то импульс с входа 49 проходит через элемент 30 И и далее через элемент 32 ИЛИ на счетный вход счетчика 8. Сигнала же на выходе элемента 33 И не будет, поскольку элемент 33 И будет закрыт низким потенциалом с нулевого выхода первого триггера регистра 2, находящегося в данный момент в единичном состоянии.

В результате полного цикла проверки наложения счетчик 8 зафиксирует размеры совпадений распознаваемого символа со скелетным образом
Bonus (Im, Skel),
а счетчик 9 зафиксирует размеры совпадений распознаваемого символа с расширенным образом
Bonus (Im, Cover).

Счетчик 10 зафиксирует штраф несовпадения со скелетным образом
Pen (Im,Skel),
а счетчик 11 зафиксирует штраф несовпадения с расширенным образом
Pen (Im,Cover),
который может быть уменьшен в зависимости от значений размеров совпадений Bonus (Im, Skel) и Bonus (Im, Cover). С этой целью по сигналу с выхода 52 блока 16 показания счетчиков 8 и 9 через соответствующие элементы 14, 15 И поступают на информационные входы сервера (не показан). Сервер вычисляет отношение показаний упомянутых счетчиков и в зависимости от полученного результата корректирует величину порогового значения штрафа LevelIP, которую он через вход 39 записывает в регистр 17 блока управления 16.

После окончания цикла наложения, момент которого фиксируется появлением импульса на выходе переноса счетчика 19 блока 16, триггер 24 сбрасывается этим же импульсом в исходное состояние. Одновременно этот же импульс с выхода 51 блока 16 поступает на установочные входы регистров 1, 2, 3, устанавливая их в начальное состояние, и на синхронизирующий вход сумматора 12, где суммируются показания счетчиков 10 и 11. В сумматоре будет зафиксирована общая величина штрафа
Pen (Im, Elt).

Импульс окончания цикла наложения с выхода переноса счетчика 19 после задержки элементом 28-1 на время срабатывания сумматора 12 с выхода 52 блока 16 поступает, во-первых, на входы элементов 14, 15 И, переписывая содержимое счетчиков 8, 9 на вход сервера с выходов 44 и 45, а, во-вторых, поступает на синхронизирующий вход компаратора 13, на входы которого поступают зафиксированное сумматором значение штрафа, полученного в результате наложения, и пороговое значение штрафа регистра 17 с выхода 54 блока 16.

Если суммарное значение штрафа будет меньше порогового значения, то на выходе 46 устройства появляется сигнал "наложение", который поступает на вход прерывания сервера в качестве сигнала об отнесении распознаваемого символа к классу эталона. Кроме того, этот же сигнал через вход 56 блока 16 и далее через элемент 26 ИЛИ поступает на установочный вход счетчика 20, подтверждая его исходное состояние.

Если же суммарное значение величины штрафа превысит пороговое значение, то сигнал появится на другом выходе компаратора и через выход 47 устройства поступит на вход сервера в качестве сигнала сдвига распознаваемого символа. По команде сервера сдвиг распознаваемого символа осуществляется на 1 строку вверх (вниз), на 1 столбец вправо (влево).

Одновременно с этим, сигнал сдвига с выхода компаратора 13 через вход 55 блока 16 поступает на счетный вход счетчика 20, который осуществляет подсчет циклов сдвига.

После сдвига распознаваемого символа сервер вновь записывает в регистр 1 и 3 скелетное и расширенное представление образа, а в регистр 2 представление распознаваемого символа и процесс распознавания повторяется аналогичным образом.

Если в процессе заданного числа сдвигов распознаваемого символа суммарная величина штрафа так и не стала меньше порогового значения, то компаратор 22 после того, как число сдвигов в счетчике 20 будет зафиксировано равным заданному числу в регистре 18, по сигналу с выхода элемента задержки 30, поступающему на его синхронизирующий вход, выдаст сигнал "отказа от распознавания" на выход 48 и далее на вход сервера для смены эталонов.

Кроме того, этот же импульс через элемент 26 ИЛИ поступает на установочный вход счетчика сдвигов и возвращает его в исходное состояние.

Таким образом, благодаря использованию не жестко заданного эталона, а его скелетного и расширенного бинарных представлений, в заявленном устройстве достигнуто существенное повышение надежности распознавания символов даже при типографских дефектах и искажениях оцифровки.

Источники информации
1. Патент ЕПВ 0542566, М.кл. G 06 К 9/46, 9/80, 1993 г.

2. Патент США 4887301, М.кл. G06 К 9/34, 1991 г. (прототип).

3. Арлазаров В.Л., Астахов А.Д., Троянкер В.В., Котович Н.В. Адаптивное распознавание символов. В сб. "Интеллектуальные технологии ввода и обработки информации", 1998, с. 39-56.

Изобретение относится к технической кибернетике, а именно к устройствам распознавания символов текстовых документов. Его применение в устройствах распознавания текстовых документов позволяет получить технический результат в виде повышения надежности распознавания символов путем использования процедуры их кластеризации. Этот результат достигается благодаря тому, что в устройство введены первый селектор признаков наложения, второй селектор признаков наложения, первый селектор ошибок наложения, второй селектор ошибок наложения, первый и второй счетчики признаков наложения, компаратор, первый и второй счетчики ошибок наложения и сумматор. 4 ил.

Устройство для адаптивного распознавания символов текстовых документов, содержащее первый, второй и третий регистры, информационные входы которых являются первыми, вторыми и третьими информационными входами устройства, а установочные входы подключены к первому синхронизирующему выходу блока управления, сигнальный выход которого является сигнальным выходом устройства, первую и вторую группы элементов И, выходы которых являются информационными выходами устройства, информационные входы блока управления являются четвертым и пятым информационными входами устройства соответственно, а первый, второй и третий синхронизирующие входы являются первым, вторым и третьим синхронизирующими входами устройства, введены первый селектор признаков наложения, входы первой группы которого соединены с единичными выходами соответствующих разрядов первого регистра, входы второй группы подключены к единичным выходам соответствующих разрядов второго регистра, входы третьей группы соединены с соответствующими управляющими выходами блока управления, а входы четвертой группы подключены к тактирующему выходу блока управления, второй селектор признаков наложения, входы первой группы которого соединены с единичными выходами соответствующих разрядов третьего регистра, входы второй группы подключены к единичным выходам соответствующих разрядов второго регистра, входы третьей группы соединены с соответствующими управляющими выходами блока управления, а входы четвертой группы подключены к тактирующему выходу блока управления, первый селектор ошибок наложения, входы первой группы которого соединены с единичными выходами соответствующих разрядов первого регистра, входы второй группы подключены к нулевым выходам соответствующих разрядов второго регистра, входы третьей группы соединены с соответствующими управляющими выходами блока управления, а входы четвертой группы подключены к тактирующему выходу блока управления, второй селектор ошибок наложения, входы первой группы которого соединены с единичными выходами соответствующих разрядов третьего регистра, входы второй группы подключены к нулевым выходам соответствующих разрядов второго регистра, входы третьей группы соединены с соответствующими управляющими выходами блока управления, а входы четвертой группы подключены к тактирующему выходу блока управления, первый и второй счетчики признаков наложения, счетные входы которых подключены к выходам первого и второго селекторов признаков наложения соответственно, а выходы соединены с одними входами соответствующих элементов И первой и второй групп, другие входы которых подключены к второму синхронизирующему выходу блока управления, компаратор, одни информационные входы которого соединены с информационным выходом блока управления, синхронизирующий вход подключен к второму синхронизирующему выходу блока управления, а выходы соединены с тактирующим и установочным входами блока управления соответственно, первый и второй счетчики ошибок наложения, счетные входы которых подключены к выходам первого и второго селекторов ошибок соответственно, сумматор, информационные входы которого соединены с выходами первого и второго счетчиков ошибок наложения, синхронизирующий вход подключен к первому синхронизирующему выходу блока управления, а выход соединен с другим информационным входом компаратора, при этом третий синхронизирующий выход блока управления подключен к установочным входам первого и второго счетчиков наложения и первого и второго счетчиков ошибок наложения.