АНАЛОГОВЫЙ ПРОЦЕССОР Российский патент 2006 года по МПК G06G7/52 

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления и др.

Известны аналоговые процессоры (см., например, фиг.1 в описании изобретения к патенту РФ 2124754, кл. G 06 G 7/52, 1999 г.), которые обеспечивают выбор минимального, медианного или максимального из трех входных аналоговых сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных аналоговых процессоров, относится ограниченные функциональные возможности, обусловленные тем, что не допускается обработка пяти входных аналоговых сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является, принятый за прототип, аналоговый процессор (фиг.1 в описании изобретения к патенту РФ 2177643, кл. G 06 G 7/52, 2001 г.), который содержит реляторы и обеспечивает выбор минимального, супраминимального, медианного, субмаксимального или максимального из пяти входных аналоговых сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится большие аппаратурные затраты.

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в аналоговом процессоре, содержащем двадцать девять реляторов, каждый из которых содержит компаратор, подключенный выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора, присоединенные соответственно к входам замыкающего и размыкающего ключей, все реляторы сгруппированы в одиннадцать групп так, что одиннадцатая группа содержит девять реляторов, в каждой группе выход предыдущего релятора соединен с первым входом последующего релятора, а выход девятого релятора одиннадцатой группы является выходом аналогового процессора, особенность заключается в том, что i-ая группа содержит два релятора, причем выход второго релятора первой группы и выходы вторых реляторов второй - десятой групп подключены соответственно к первому входу первого и вторым входам первого - девятого реляторов одиннадцатой группы, подсоединенных входами управления к третьему управляющему входу аналогового процессора, первый и второй управляющие входы которого образованы соответственно объединенными входами управления первых и объединенными входами управления вторых реляторов первой - десятой групп.

На фиг.1 и 2 представлены соответственно схема предлагаемого аналогового процессора и схема релятора, использованного при построении указанного процессора.

Аналоговый процессор содержит реляторы 1₁₁,...,1₍₁₁₎₉. Каждый релятор содержит компаратор 2, подключенный выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей 4₁ и 4₂, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора 2, присоединенные соответственно к входам ключей 4₁ и 4₂. Все реляторы сгруппированы в одиннадцать групп так, что i-ая и одиннадцатая группы содержат соответственно реляторы 1_i1,1_i2 и 1₍₁₁₎₁,...,1₍₁₁₎₉, в каждой группе выход предыдущего релятора соединен с первым входом последующего релятора, а выход релятора 1₍₁₁₎₉ является выходом аналогового процессора, первый, второй и третий управляющие входы которого образованы соответственно объединенными входами управления реляторов 1₁₁,...,1₍₁₀₎₁, объединенными входами управления реляторов 1₁₂,...1₍₁₀₎₂ и объединенными входами управления реляторов 1₍₁₁₎₁,...,1₍₁₁₎₉, выход релятора 1₁₂ и выходы реляторов 1₂₂,...1₍₁₀₎₂ соединены соответственно с первым входом релятора 1₍₁₁₎₁ и вторыми входами реляторов 1₍₁₁₎₁,...,1₍₁₁₎₉.

Работа предлагаемого аналогового процессора осуществляется следующим образом. На первый, второй входы релятора 1_i1, второй вход релятора 1_i2 i-ой группы подается соответственно неповторяющийся набор x_i1, х_i2, х_i3, образованный тремя неповторяющимися сигналами из входного кортежа аналоговых сигналов х₁,...,х₅, причем х₁₁=х₂₁=х₁, x₃₁=x₄₁=x₂, x₅₁=x₆₁=x₃, x₇₁=x₈₁=x₄, x₉₁=x₍₁₀₎₁=x₅; на первом, втором, третьем управляющих входах процессора фиксируются соответственно необходимые управляющие сигналы ƒ₁, ƒ₂, ƒ₃∈{0,1}. Если на входе управления релятора присутствует логический "0" (логическая "1") и сигнал на его первом входе больше либо меньше сигнала на его втором входе, то ключ 4₁ соответственно замкнут (разомкнут) либо разомкнут (замкнут), а ключ 4₂ соответственно разомкнут (замкнут) либо замкнут (разомкнут). Следовательно, если на входе управления релятора присутствует логический "0" (логическая "1"), то этот релятор будет выделять на своем выходе наибольший (наименьший) из сигналов, действующих на его первом и втором входах. Таким образом, операция, воспроизводимая предлагаемым процессором, определяется выражением

где символами ∨ и · обозначены соответственно операции max и min. При этом процессор (фиг.1) содержит 29 реляторов. Отметим, что в состав прототипа входят 39 реляторов.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый аналоговый процессор обеспечивает выбор минимального, супраминимального, медианного, субмаксимального или максимального из пяти входных аналоговых сигналов и обладает меньшими по сравнению с прототипом аппаратурными затратами. Дополнительным достоинством предлагаемого аналогового процессора является более простая настройка, обусловленная использованием меньшего по сравнению с прототипом количества управляющих сигналов.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления. Техническим результатом является уменьшение аппаратурных затрат. Устройство содержит двадцать девять реляторов, каждый из которых состоит из компаратора, элемента Исключающее ИЛИ, замыкающего и размыкающего ключа, при этом все реляторы сгруппированы в одиннадцать групп так, что i-ая (i=1, 10) группа содержит два релятора, одиннадцатая группа - девять реляторов. 2 ил.

Аналоговый процессор для выбора минимального, супраминимального, медианного, субмаксимального или максимального из пяти входных аналоговых сигналов, содержащий двадцать девять реляторов, каждый из которых содержит компаратор, подключенный выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора, присоединенные соответственно к входам замыкающего и размыкающего ключей, все реляторы сгруппированы в одиннадцать групп так, что одиннадцатая группа содержит девять реляторов, в каждой группе выход предыдущего релятора соединен с первым входом последующего релятора, а выход девятого релятора одиннадцатой группы является выходом аналогового процессора, отличающийся тем, что i-я группа содержит два релятора, причем выход второго релятора первой группы и выходы вторых реляторов второй - десятой групп подключены соответственно к первому входу первого и вторым входам первого - девятого реляторов одиннадцатой группы, подсоединенных входами управления к третьему управляющему входу аналогового процессора, первый и второй управляющие входы которого образованы соответственно объединенными входами управления первых и объединенными входами управления вторых реляторов первой - десятой групп.