ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНЫЙ СИНТЕЗАТОР Российский патент 2006 года по МПК H03B19/00 H03L7/18 

Изобретение относится к электронно-вычислительной технике, предназначено для синтеза сигналов с V-образной частотной модуляцией и может использоваться для измерения частоты Доплера в радиолокации, системах навигации и адаптивных системах связи.

Известны цифровые синтезаторы частот, содержащие генератор тактовых импульсов, блок задержки, два блока постоянного запоминания, счетчик с предварительной установкой, два регистра памяти, два цифровых накопителя, преобразователь кодов, цифроаналоговый преобразователь, фильтр нижних частот и формирователь импульсов [1].

Наиболее близким техническим решением (прототипом) к предлагаемому является цифровой синтезатор с расширенным диапазоном частот, содержащий последовательно соединенные генератор тактовых импульсов и блок задержки, последовательно соединенные блок постоянного запоминания, счетчик с предварительной установкой, последовательно соединенные счетчик частоты, цифровой накопитель, цифроаналоговый преобразователь, фильтр нижних частот и два полосовых фильтра; ждущий мультивибратор [2].

Однако, в известных синтезаторах частот нет возможности синтезировать сигнал с V-образной частотной модуляцией, который используется в радиолокаторах для измерения частоты Доплера.

Изобретение позволяет расширить функциональные возможности цифрового синтезатора, и обеспечивает требуемый закон частотной модуляции синтезируемого сигнала.

Положительный эффект - обеспечение возможности синтеза сигнала с V-образной частотной модуляцией - достигается за счет того, что в цифровом синтезаторе частот с расширенным частотным диапазоном в качестве счетчика частоты использован реверсивный счетчик с предварительной установкой и введена обратная связь через формирователь импульсов для изменения направления счета реверсивного счетчика.

При этом в цифровой вычислительный синтезатор содержит последовательно соединенные эталонный генератор и блок задержки; последовательно соединенные цифровой накопитель, цифроаналоговый преобразователь и фильтр нижних частот, цифровой накопитель и полосовой фильтр, при этом выходы фильтров являются аналоговыми выходами синтезатора; блок постоянного запоминания, делитель с переменным коэффициентом деления, ждущий мультивибратор, выход которого подключен к делителю с переменным коэффициентом деления и к цифровому накопителю; выходы блока задержки соединены с тактовыми входами делителя с переменным коэффициентом деления, цифрового накопителя, цифроаналогового преобразователя, причем новым является то, что в цифровой вычислительный синтезатор введены два регистра памяти, реверсивный счетчик частоты, формирователь импульсов, последовательно соединенные преобразователь кодов и устройство отображения частоты выходного сигнала; при этом вход первого регистра памяти является адресным входом кодов начальной частоты С_i и скорости изменения частоты D_k; выход первого регистра памяти подключен к адресному входу блока постоянного запоминания, а выход второго регистра памяти - к входу делителя с переменным коэффициентом деления, выход последнего подключен к счетному входу реверсивного счетчика, выход старшего разряда которого подключен к входу формирователя импульсов, а выход формирователя импульсов соединен с входом управления направления счета счетчика частоты.

На фиг.1 приведена структурная схема цифрового вычислительного синтезатора, на фиг.2 - диаграммы работы устройства и график изменения частоты выходного сигнала синтезатора.

Цифровой вычислительный синтезатор (фиг.1) содержит первый и второй регистры памяти 1 и 8, блок постоянного запоминания 2, реверсивный счетчик частоты 3, цифровой накопитель 4, цифроаналоговый преобразователь 5, фильтр нижних частот 6, полосовой фильтр 7, делитель с переменным коэффициентом деления 9, формирователь импульсов 10, преобразователь кодов 11, устройство отображения информации 12, ждущий мультивибратор 13, эталонный (опорный) генератор 14, блок задержки 15.

Цифровой вычислительный синтезатор содержит последовательно соединенные два регистра памяти 1 и 8; последовательно соединенные первый регистр памяти 1, блок постоянного запоминания 2, реверсивный счетчик частоты с предварительной установкой 3, цифровой накопитель 4, цифроаналоговый преобразователь 5, выход которого подсоединен к фильтру нижних частот 6 и полосовому фильтру 7, причем выходы фильтров являются аналоговыми выходами синтезатора; выход второго регистра памяти 8 подключен к входу делителя с переменным коэффициентом деления 9, выход последнего подсоединен к счетному входу реверсивного счетчика 3, старший разряд которого подключен к входу формирователя импульсов 10, выход последнего подсоединен к входу изменения направления счета реверсивного счетчика частоты 3, выход которого подсоединен к входу преобразователя кодов 11, выход последнего подключен к устройству отображения информации 12; ждущий мультивибратор, вход которого является входом запуска u_зап(t), a выход подключен одновременно к входам обнуления счетчика частоты 3, цифрового накопителя 4, делителя с переменным коэффициентом деления 9; последовательно соединенные эталонный генератор 14 и блок задержки 15, выходы которого подключены к тактовым входам делителя с переменным коэффициентом деления 9, цифрового накопителя 4 и цифроаналогового преобразователя 5.

Цифровой вычислительный синтезатор работает следующим образом. Эталонный генератор 14 выдает сигнал опорной частоты синусоидальной формы, который поступает на вход блока задержки 15, формирующий разнесенные во времени последовательности прямоугольных импульсов формы "меандр", поступающие на тактовые входы делителя с переменным коэффициентом деления 9, цифрового накопителя 4, цифроаналогового преобразователя 5, и служащие для синхронизации работы синтезатора.

Из управляющей ЭВМ происходит запись в регистры памяти 1 адрес кода начальной частоты С_i, и в регистр памяти 8 коэффициент деления D_k делителя с переменным коэффициентом деления 9.

Пусть в момент t₀ (фиг.2а) приходит импульс запуска u_зап(t) на вход ждущего мультивибратора 3, который формирует импульс установки u_y(t) (фиг.2б), по которому сначала происходит запись кода адреса начальной частоты С_i, а код коэффициента деления D_k записывается с делителя с переменным коэффициентом деления 9, затем в момент t₁ код начальной частоты С_i записывается в реверсивный счетчик с предварительной установкой 3, а код D_k из регистра памяти 8 - в делитель с переменным коэффициентом деления 9.

Далее с каждым следующим тактовым импульсом на выходе реверсивного счетчика частоты 3 код частоты будет изменяться по формуле (фиг.2в):

где Т=1, 2, 3, 4,... - номер тактового импульса.

Как только старший разряд счетчика частоты станет равным «1» (фиг.2 г), формирователь импульсов 10 переключит направление счета реверсивного счетчика 3, и код частоты сигнала синтезатора будет описываться формулой:

где C_j - код конечного значения частоты счетчика 3.

Тогда частота сигнала будет изменяться согласно графику, представленному на фиг.2д.

На выходах цифрового накопителя 4 код суммы будет изменяться следующим образом:

Если принять, что f₀=C_i/2π - начальная частота,

0.5f'=1/D_k - скорость изменения частоты,

Δt=T,

то фаза сигнала будет изменяться по формуле:

На выходе цифроаналогового преобразователя формируется аналоговый сигнал "треугольной" формы, спектр которого содержит большое количество гармоник высших порядков.

С выхода цифроаналогового преобразователя 5 аналоговый сигнал поступает на фильтр нижних частот 6, который пропускает на выход синтезатора только первую гармонику синтезированного сигнала, амплитуда которого будет изменяться по формуле:

где U_m - амплитуда сигнала.

А на выходе полосового фильтра 7, пропускающего третью гармонику синтезированного сигнала, амплитуда сигнала будет изменяться по формуле:

Как только на вход ждущего мультивибратора 13 поступит следующий импульс запуска t_з2 (фиг.2), произойдет установка кода начальной частоты С_i и направление счета снова станет положительным.

Таким образом в синтезаторе формируется сигнал с V-образной частотной модуляцией, который используется в радиолокации для измерения частоты Доплера.

Литература

1. Патент №2058659 Российской Федерации, МКИ Н 03 В 19/00, Цифровой синтезатор частот/Рябов И.В., Фищенко П.А. - Заявл. 23.09.1993. Опубл. 20.04.1996. Бюл.№11.

2. Патент №2227366 Российской Федерации, МКИ H 03 L 7/18, Цифровой синтезатор частот с расширенным частотным диапазоном/Рябов И.В. - Заявл. 06.05.2002. Опубл. 20.04.2004. Бюл. №11 (Прототип).

Изобретение относится к электронно-вычислительной технике, предназначено для синтеза сигналов с V-образной частотной модуляцией и может использоваться в радиолокации, системах навигации и адаптивных системах связи. Достигаемый технический результат - обеспечение требуемого закона частотной модуляции синтезируемого сигнала. Цифровой вычислительный синтезатор содержит эталонный генератор, блок задержки, цифровой накопитель, цифроаналоговый преобразователь, фильтр нижних частот, полосовой фильтр, блок постоянного запоминания, делитель с переменным коэффициентом деления, ждущий мультивибратор, два регистра памяти, реверсивный счетчик частоты, формирователь импульсов, преобразователь кодов и устройство отображения частоты выходного сигнала. 2 ил.

Цифровой вычислительный синтезатор, содержащий последовательно соединенные эталонный генератор и блок задержки, последовательно соединенные цифровой накопитель, цифроаналоговый преобразователь и фильтр нижних частот, полосовой фильтр, блок постоянного запоминания, делитель с переменным коэффициентом деления, ждущий мультивибратор, выход которого подключен к входам обнуления делителя с переменным коэффициентом деления и цифрового накопителя, при этом выходы блока задержки соединены с тактовыми входами делителя с переменным коэффициентом деления, цифрового накопителя и цифроаналогового преобразователя, вход полосового фильтра подсоединен к выходу цифроаналогового преобразователя, вход ждущего мультивибратора является входом запуска цифрового вычислительного синтезатора, а выходы фильтра нижних частот и полосового фильтра являются аналоговыми выходами цифрового вычислительного синтезатора, отличающийся тем, что введены два последовательно соединенных регистра памяти, реверсивный счетчик частоты, формирователь импульсов; последовательно соединенные преобразователь кодов и устройство отображения частоты выходного сигнала; при этом вход первого регистра памяти является адресным входом кодов начальной частоты С_i и скорости изменения частоты D_k; выход первого регистра памяти подключен к адресному входу блока постоянного запоминания, а выход второго регистра памяти - к входу делителя с переменным коэффициентом деления, выход последнего подключен к счетному входу реверсивного счетчика частоты, выход которого подключен к входам цифрового накопителя и преобразователя кодов, а выход старшего разряда реверсивного счетчика частоты подключен к входу формирователя импульсов, выход которого соединен с входом управления направлением счета реверсивного счетчика частоты, вход обнуления которого соединен с выходом ждущего мультивибратора.