УСТРОЙСТВО ДЛЯ ОЦЕНКИ КАЧЕСТВА ОБУЧЕНИЯ РАБОТЕ С КОМПЬЮТЕРОМ Российский патент 2008 года по МПК G06F17/18 G06Q90/00 

Изобретение относится к вычислительной технике и может быть использовано для оценки качества обучения работе с компьютером с целью выработки рекомендаций по улучшению качества преподавания, а также для сравнения различных методик обучения.

Заявителям неизвестно о том, чтобы такая техническая задача решалась. Это объясняется тем, что отсутствует при оценке качества обучения учет важности различных проверочных тестов.

Техническим результатом заявленного решения является ускорение и объективность выбора методики обучения работе с компьютером за счет сравнения качества преподавания. Возможность выбора методики обучения появляется на основе оценки качества этого процесса с учетом важности проверочных тестов. Этот процесс можно осуществить с помощью предлагаемого устройства.

Оценка качества обучения работе с компьютером осуществляется следующим образом. Качество Q этого процесса можно определить с помощью следующего отношения

где R - успешность отработки проверочных тестов;

Т - продолжительность обучения.

Значения R вычисляются по следующей формуле

где R_i - успешность отработки i-го проверочного теста;

n - количество проверочных тестов.

Величину R_i можно определить по следующей зависимости

где S_i - весовой коэффициент i-го проверочного теста

С_i - количество успешных испытаний в i-м проверочном тесте;

m_i - общее число испытаний в i-м проверочном тесте.

Подставляя формулы (2) и (3) в выражение (1), окончательно можно получить

Следует отметить, что значение качества процесса обучения работе с компьютером Q можно увеличивать за счет уменьшения времени обучения или увеличения успешности отработки проверочных тестов. Сравнивая значения Q для различных методик обучения, можно выбрать наиболее приемлемую из них. С помощью величины S_i осуществляется учет важности i-го проверочного теста.

Технический результат достигается тем, что устройство для оценки качества обучения работе с компьютером содержит первую, вторую и третью группы входных регистров, входной регистр, группу блоков умножения, группу блоков деления, группу элементов задержки (ЭЗ), группу сумматоров, блок деления, выходной регистр, блок индикации, генератор тактовых импульсов и распределитель импульсов, тактовый вход которого соединен с выходом генератора тактовых импульсов, первый выход распределителя импульсов - с входами записи первой, второй и третьей групп входных регистров и входного регистра, второй выход - с входами считывания второй и третьей групп входных регистров, третий выход - с входами считывания первой группы входных регистров, четвертый выход - с входом считывания входного регистра, пятый и шестой выходы - с входами соответственно записи и считывания выходного регистра, информационные входы первой группы входных регистров, состоящей из n элементов, являются входом задания исходной информации, на которые поступают значения S_i, характеризующие весовые коэффициенты i-го теста, информационные входы второй группы входных регистров, состоящей из n элементов, являются входом задания исходной информации, на которые поступают значения С_i, характеризующие количество успешных испытаний в i-ом тесте, информационные входы третьей группы входных регистров, состоящей из n элементов, являются входом задания исходной информации, на которые поступают значения m_i, характеризующие общее число испытаний в i-ом тесте, информационный вход входного регистра является входом задания исходной информации, на который поступает значение Т, характеризующее продолжительность обучения, выход каждого элемента первой группы входных регистров подключен к первому входу каждого элемента группы блоков умножения, состоящей из n элементов, выходы каждого элемента второй и третьей групп входных регистров соединены с входами соответственно делимого и делителя каждого элемента группы блоков деления, состоящей из n элементов, выход каждого из которых подключен ко второму входу каждого элемента группы блоков умножения, выходы первого и второго элементов которой соединены соответственно с первым и вторым входами первого элемента группы сумматоров, состоящей из (n-1) элементов, а выходы остальных элементов группы блоков умножения, начиная с третьего, подключены к входам соответствующих элементов группы ЭЗ, состоящей из (n-2) элементов, выходы каждого из которых соединены с первыми входами соответствующих элементов группы сумматоров, начиная со второго элемента, выходы каждого из которых, включая первый элемент, и кроме последнего элемента, подключены к вторым входам последующих элементов группы сумматоров, а выход последнего элемента, т.е. (n-1)-го, сумматора соединен с входом делимого блока деления, вход делителя которого подключен к выходу входного регистра, а выход - к информационному входу выходного регистра, выход которого соединен с входом блока индикации.

На фиг.1 представлена функциональная схема устройства для оценки качества обучения работе с компьютером (для ликвидации громоздкости связи между распределителем импульсов и управляющими входами соответствующих блоков показаны не полностью, а обозначены путем нумерации входов и выходов); на фиг.2 изображена циклограмма работы заявленного устройства (по оси ординат обозначены номера выходов распределителя импульсов, а по оси абсцисс - число тактов), причем длительность различных вычислительных операций (сложение - один такт, умножение - восемь тактов, деление - шестнадцать тактов) - в верхней части фиг.2 (для возможности исполнения циклограммы принято n=10, хотя эта величина может принимать произвольное значение).

Устройство для оценки качества обучения работе с компьютером (фиг.1) содержит первую 1, вторую 2 и третью 3 группы входных регистров, каждая из которых состоит из n элементов, группу 4 блоков умножения, состоящую из n элементов, группу 5 блоков деления, состоящую из n элементов, группу 6 ЭЗ, состоящую из (n-2) элементов, группу 7 сумматоров, состоящую из (n-1) элементов, входной регистр 8, блок 9 деления, выходной регистр 10, блок 11 индикации, генератор 12 тактовых импульсов и распределитель 13 импульсов.

Устройство для оценки качества обучения работе с компьютером работает следующим образом. На информационные входы каждого из элементов первой 1, второй 2 и третьей 3 групп входных регистров (фиг.1) засылаются соответственно величины S_i, С_i и m_i. На информационный вход входного регистра 8 подается значение Т. При этом управляющий сигнал на входы записи всех этих регистров направляется с первого выхода распределителя 13 импульсов, темп работы которого задается генератором 12 тактовых импульсов.

По сигналу со второго выхода распределителя 13 импульсов на входы считывания каждого элемента второй 2 и третьей 3 групп входных регистров значения С_i и m_i подаются на входы соответственно делимого и делителя группы 5 блоков деления. С выходов каждого элемента этой группы величина С_i/m_i направляется на второй вход каждого элемента группы 4 блоков умножения. По сигналу с третьего выхода распределителя 13 импульсов на входы считывания каждого элемента первой группы 1 входных регистров значение S_i подается на первый вход каждого элемента группы 4 блоков умножения, в которой определяется величина R_i в соответствии с формулой (3). С выходов первых двух элементов группы 4 значения R₁ и R₂ подаются соответственно на первый и второй входы первого сумматора группы 7 сумматоров. С выходов остальных элементов группы 4 блоков умножения, начиная с третьего, величины R_i направляются через соответствующие элементы группы 6 ЭЗ на первые входы соответствующих элементов группы 7 сумматоров, начиная со второго. С выхода последнего сумматора группы 7 значения R, определенные по формуле (2), засылаются на вход делимого блока 9 деления. На вход делителя этого блока по сигналу с четвертого выхода распределителя 13 импульсов с выхода входного регистра 8 подается величина Т.

С выхода блока 9 деления значение Q качества обучения работе с компьютером, вычисленное по формуле (4), направляется на информационный вход выходного регистра 10. Управляющий сигнал на запись подается при этом на вход записи блока 10 с пятого выхода распределителя 13 импульсов. По сигналу с шестого выхода блока 13 на вход считывания выходного регистра 10 значения Q засылается на вход блока 11 индикации. Порядок функционирования блоков устройства представлен на циклограмме его работы (фиг.2).

В дальнейшем работа устройства может быть повторена по уже описанной схеме с использованием других исходных данных (применение другой методики обучения) с последующим сравнением нового значения Q с предыдущим.

Таким образом, технический результат достигается не за счет математического аппарата, а за счет технических средств (блоков и элементов), упомянутых в процессе описания работы устройства, осуществляющего ускорение объективного выбора методики обучения работе с компьютером за счет сравнения качества преподавания.

Промышленная применимость изобретения обосновывается тем, что оно может быть использовано в разных областях (отраслях) при расчетах, связанных с оценкой качества обучения работе с компьютером, для выбора лучшей методики преподавания (обучения).

Изобретение относится к вычислительной технике, в частности к устройствам для обработки данных, и может быть использовано для сравнения различных методик обучения работе с компьютером с целью выработки рекомендаций по улучшению качества преподавания. Техническим результатом является ускорение сравнения различных методик. Устройство содержит входные регистры, блоки умножения, блоки деления, элементы задержки, сумматоры, выходной регистр, блоки индикации, генератор тактовых импульсов и распределитель импульсов. 2 ил.

Устройство для оценки качества обучения работе с компьютером, содержащее первую, вторую и третью группы входных регистров, входной регистр, группу блоков умножения, группу блоков деления, группу элементов задержки (ЭЗ), группу сумматоров, блок деления, выходной регистр, блок индикации, генератор тактовых импульсов и распределитель импульсов, тактовый вход которого соединен с выходом генератора тактовых импульсов, первый выход распределителя импульсов - с входами записи первой, второй и третьей групп входных регистров и входного регистра, второй выход - с входами считывания второй и третьей групп входных регистров, третий выход - с входами считывания первой группы входных регистров, четвертый выход - с входом считывания входного регистра, пятый и шестой выходы - с входами соответственно записи и считывания выходного регистра, информационные входы первой группы входных регистров, состоящей из n элементов, являются входом задания исходной информации, на которые поступают значения S_i, характеризующие весовые коэффициенты i-го теста, информационные входы второй группы входных регистров, состоящей из n элементов, являются входом задания исходной информации, на которые поступают значения С_i, характеризующие количество успешных испытаний в i-м тесте, информационные входы третьей группы входных регистров, состоящей из n элементов, являются входом задания исходной информации, на которые поступают значения m_i, характеризующие общее число испытаний в i-м тесте, информационный вход входного регистра является входом задания исходной информации, на который поступает значение Т, характеризующее продолжительность обучения, выход каждого элемента первой группы входных регистров подключен к первому входу каждого элемента группы блоков умножения, состоящей из n элементов, выходы каждого элемента второй и третьей группы входных регистров соединены с входами соответственно делимого и делителя каждого элемента группы блоков деления, состоящей из n элементов, выход каждого из которых подключен ко второму входу каждого элемента группы блоков умножения, выходы первого и второго элементов которой соединены соответственно с первым и вторым входами первого элемента группы сумматоров, состоящей из (n-1) элементов, а выходы остальных элементов группы блоков умножения, начиная с третьего, подключены к входам соответствующих элементов группы ЭЗ, состоящей из (n-2) элементов, выходы каждого из которых соединены с первыми входами соответствующих элементов группы сумматоров, начиная со второго элемента, выходы каждого из которых, включая первый элемент, и кроме последнего элемента, подключены к вторым входам последующих элементов группы сумматоров, а выход последнего элемента, т.е. (n-1)-го сумматора, соединен с входом делимого блока деления, вход делителя которого подключен к выходу входного регистра, а выход - к информационному входу выходного регистра, выход которого соединен с входом блока индикации.