ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ С МАЛЫМ НАПРЯЖЕНИЕМ ПИТАНИЯ Российский патент 2012 года по МПК H03F3/45 H03F3/34 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях, фазорасщепителях, компараторах и т.п.).

В современной микроэлектронике используются дифференциальные усилители (ДУ), реализованные на базе классических эмиттерных повторителей и токовых зеркал [1-10]. На их основе реализуется достаточно низковольтные операционные усилители в том числе с так называемым rail-to-rail выходом, обеспечивающим изменение выходного напряжения до уровня напряжений питания.

Наиболее близким по технической сущности к заявляемому устройству является ДУ (фиг.1), рассмотренный в патенте США №5.889.665 fig.1. Он содержит первый 1 и второй 2 входные транзисторы, базы которых подключены к соответствующим первому 3 и второму 4 входам устройства, эмиттер первого 1 входного транзистора через первый 5 вспомогательный резистор соединен со входом первого 6 токового зеркала, согласованного с первой 7 шиной источника питания, эмиттер второго 2 входного транзистора через второй 8 вспомогательный резистор соединен со входом второго 9 токового зеркала, согласованного с первой 7 шиной источника питания, выход второго 9 токового зеркала подключен к выходу устройства 10 и первому 11 выходу третьего 12 токового зеркала, согласованного со второй 13 шиной источника питания.

Существенный недостаток известного ДУ состоит в том, что он практически не работоспособен при организации на его основе дифференциального выхода, т.е. при симметричном включении нагрузки. Это не позволяет использовать известный ДУ в достаточно важном классе аналоговых микросхем - полностью дифференциальных усилителей.

Основная задача предлагаемого изобретения состоит в обеспечении работоспособности устройства при симметричном включении нагрузки.

Дополнительная задача - повышение коэффициента ослабления (К_ос.сф) входных синфазных сигналов.

Поставленные задачи решаются тем, что в дифференциальном усилителе фиг.1, содержащем первый 1 и второй 2 входные транзисторы, базы которых подключены к соответствующим первому 3 и второму 4 входам устройства, эмиттер первого 1 входного транзистора через первый 5 вспомогательный резистор соединен со входом первого 6 токового зеркала, согласованного с первой 7 шиной источника питания, эмиттер второго 2 входного транзистора через второй 8 вспомогательный резистор соединен со входом второго 9 токового зеркала, согласованного с первой 7 шиной источника питания, выход второго 9 токового зеркала подключен к выходу устройства 10 и первому 11 выходу третьего 12 токового зеркала, согласованного со второй 13 шиной источника питания, предусмотрены новые элементы и связи - третье 12 токовое зеркало имеет второй 14 токовый выход, связанный со вторым 15 выходом устройства и выходом первого 6 токового зеркала, причем вход 16 третьего 12 токового зеркала соединен с коллекторами первого 1 и второго 2 входных транзисторов.

На фиг.1 приведена схему ДУ-прототипа.

Схема заявляемого устройства, соответствующего п.1, п.2, п.3 формулы изобретения, показана на фиг.2.

На фиг.3 показана схема устройства в соответствии с п.4 формулы изобретения.

На фиг.4, 5, 6 приведены варианты выполнения третьего (фиг.4, 5), а также первого 6 (фиг.4) и второго 9 (фиг.6) токовых зеркал.

На фиг.7 показана схема заявляемого ДУ в среде компьютерного моделирования Cadence на моделях SiGe интегральных транзисторов, а на фиг.8 - зависимость ее коэффициента усиления по напряжению от частоты.

Дифференциальный усилитель фиг.2 содержит первый 1 и второй 2 входные транзисторы, базы которых подключены к соответствующим первому 3 и второму 4 входам устройства, эмиттер первого 1 входного транзистора через первый 5 вспомогательный резистор соединен со входом первого 6 токового зеркала, согласованного с первой 7 шиной источника питания, эмиттер второго 2 входного транзистора через второй 8 вспомогательный резистор соединен со входом второго 9 токового зеркала, согласованного с первой 7 шиной источника питания, выход второго 9 токового зеркала подключен к выходу устройства 10 и первому 11 выходу третьего 12 токового зеркала, согласованного со второй 13 шиной источника питания. Третье 12 токовое зеркало имеет второй 14 токовый выход, связанный со вторым 15 выходом устройства и выходом первого 6 токового зеркала, причем вход 16 третьего 12 токового зеркала соединен с коллекторами первого 1 и второго 2 входных транзисторов.

На фиг.2 в соответствии с п.2 формулы изобретения коэффициент передачи по току третьего 12 токового зеркала от входа 16 на первый 11 и второй 14 токовые выходы приблизительно в 2 раза меньше, чем коэффициенты передачи по току первого 6 и второго 9 токовых зеркал.

Кроме этого на фиг.2 в соответствии с п.3 формулы изобретения параллельно первому 5 и второму 8 вспомогательным резисторам включены соответствующие первый 17 и второй 18 корректирующие конденсаторы.

На фиг.3 в соответствии с п.4 формулы изобретения введены третий 19 и четвертый 20 входные транзисторы, эмиттер третьего 19 входного транзистора соединен с эмиттером первого 1 входного транзистора, эмиттер четвертого 20 входного транзистора соединен с эмиттером второго 2 входного транзистора, коллекторы третьего 19 и четвертого 20 входных транзисторов подключены ко второй 13 шине источника питания, первый 10 выход устройства связан с объединенными базами третьего 19 и четвертого 20 входных транзисторов через последовательно соединенные первый 21 дополнительный буферный усилитель и первый 22 дополнительный резистор, а второй 15 выход устройства связан с объединенными базами третьего 19 и четвертого 20 входных транзисторов через последовательно соединенные второй 23 дополнительный буферный усилитель и второй 24 дополнительный резистор.

Примеры практической реализации токовых зеркал 6 (9) и 12 даны на фиг.4÷6.

Рассмотрим работу ДУ фиг.2.

В статическом режиме эмиттерные токи входных транзисторов 1 и 2 устанавливаются двухполюсниками 5 и 8, а также за счет выбора напряжения питания 7.

Если на вход Вх.1 подается входное синфазное напряжение u_с1=u_с2=u_с, то это вызывает увеличение токов i₅ и i₈ через резисторы 5 и 8, которые передаются к выходам 15 и 10 через токовые зеркала 6 и 9. С другой стороны, токи i₅ и i₈ передаются в эмиттеры, а затем в коллекторы транзисторов 1 и 2 - на вход третьего токового зеркала 12. Коэффициенты передачи токового зеркала 12 равны ¹/₂. Поэтому в цепи выходов 15 и 10 происходит взаимная компенсация токов i₁₄=0,5(i₈+i₅)≈i₅ и i₅, а также i₈ и 0,5(i₈+i₅)≈i₈. Как следствие, коэффициент ослабления входных синфазных сигналов возрастает.

Введение конденсаторов 17 и 18 повышает (в определенном диапазоне частот) коэффициент усиления ДУ по напряжению (К_у), так как на переменном токе двухполюсники 5 и 8 перестают влиять на К_у.

В схеме фиг.3 требования к коэффициенту передачи токового зеркала 12, при которых повышается К_ос.сф, изменяются (K_i1=К_i2=-1).

Таким образом, в отличие от известного ДУ предлагаемая схема имеет существенные преимущества.

Источники информации

1. Патент США №4.284.958.

2. Патент США №5.889.665, fig.1.

3. Патентная заявка США 2010/0159853.

4. Патентная заявка США 2004/145957.

5. Патентная заявка JP №2004/229303.

6. Патент США №5.589.831.

7. Патент SU №1133651.

8. Патентная заявка США 2006/0049877.

9. Патент США №7.538.616.

10. Патент США №6.980.055.

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения. Технический результат заключается в обеспечении работоспособности устройства при симметричном включении нагрузки и повышении коэффициента ослабления (К_ос.сф) входных синфазных сигналов. Дифференциальный усилитель с малым напряжением питания содержит первый и второй входные транзисторы, первый и второй вспомогательные резисторы, с первого по третье токовые зеркала. 3 з.п. ф-лы, 8 ил.

1. Дифференциальный усилитель с малым напряжением питания, содержащий первый (1) и второй (2) входные транзисторы, базы которых подключены к соответствующим первому (3) и второму (4) входам устройства, эмиттер первого (1) входного транзистора через первый (5) вспомогательный резистор соединен со входом первого (6) токового зеркала, согласованного с первой (7) шиной источника питания, эмиттер второго (2) входного транзистора через второй (8) вспомогательный резистор соединен со входом второго (9) токового зеркала, согласованного с первой (7) шиной источника питания, выход второго (9) токового зеркала подключен к выходу устройства (10) и первому (11) выходу третьего (12) токового зеркала, согласованного со второй (13) шиной источника питания, отличающийся тем, что третье (12) токовое зеркало имеет второй (14) токовый выход, связанный со вторым (15) выходом устройства и выходом первого (6) токового зеркала, причем вход (16) третьего (12) токового зеркала соединен с коллекторами первого (1) и второго (2) входных транзисторов.

2. Дифференциальный усилитель с малым напряжением питания по п.1, отличающийся тем, что коэффициент передачи по току третьего (12) токового зеркала от входа (16) на первый (11) и второй (14) токовые выходы приблизительно в 2 раза меньше, чем коэффициенты передачи по току первого (6) и второго (9) токовых зеркал.

3. Дифференциальный усилитель с малым напряжением питания по п.1, отличающийся тем, что параллельно первому (5) и второму (8) вспомогательным резисторам включены соответствующие первый (17) и второй (18) корректирующие конденсаторы.

4. Дифференциальный усилитель с малым напряжением питания по п.1, отличающийся тем, что в схему введены третий (19) и четвертый (20) входные транзисторы, эмиттер третьего (19) входного транзистора соединен с эмиттером первого (1) входного транзистора, эмиттер четвертого (20) входного транзистора соединен с эмиттером второго (2) входного транзистора, коллекторы третьего (19) и четвертого (20) входных транзисторов подключены ко второй (13) шине источника питания, первый (10) выход устройства связан с объединенными базами третьего (19) и четвертого (20) входных транзисторов через последовательно соединенные первый (21) дополнительный буферный усилитель и первый (22) дополнительный резистор, а второй (15) выход устройства связан с объединенными базами третьего (19) и четвертого (20) входных транзисторов через последовательно соединенные второй (23) дополнительный буферный усилитель и второй (24) дополнительный резистор.