СПОСОБ ОРГАНИЗАЦИИ ВЫЧИСЛЕНИЙ СУММЫ N M-РАЗРЯДНЫХ ЧИСЕЛ Российский патент 2013 года по МПК G06F7/50 

Описание патента на изобретение RU2491612C1

Изобретение относится к вычислительной технике и предназначено для построения быстродействующих многооперандных параллельно-конвейерных сумматоров, для обработки массивов целых положительных чисел.

Известен итерационный способ суммирования массива целых положительных чисел, при котором первое m-разрядное слагаемое суммируется со вторым m-разрядным слагаемым, затем полученная сумма суммируется с третьим m-разрядным слагаемым и так далее, пока не будет получена (m-поразрядная искомая сумма. Недостаток состоит в том, что, во-первых, при итерационном способе суммирования чисел выполняется n-1 операций суммирования, а с учетом последовательного способа последовательного способа переносов в старшие разряды - количество тактов суммирования равно (m-1)·n. Во-вторых, процесс формирования суммы является последовательным процессом.

Техническим результатом от использования способа организации вычислений суммы n m-разрядных чисел является повышение скорости вычисления за счет замены серии из n арифметических операций сложения m параллельно исполняемыми операциями подсчета количества единичных бит в разрядных срезах, формируемых из разрядов суммируемых чисел. На основании анализа и модификации полученных значений сумм количества единиц во всех разрядных срезах выполняется формирование значения двоичного числа, являющегося значением искомой суммы. В результате количество тактов необходимых для формирования значения суммы массива целых двоичных чисел будет равно (log2n)·m тактов. Таким образом, предлагаемый способ обеспечивает выполнение операции формирования суммы массива n m-разрядных чисел быстрее известного итерационного способа в ((m-1)·n)/((log2n)·m) раз, например, при m=100, n=64 вычисления будут выполняться в 8 раз быстрее.

Описание работы устройства: каждое i-oe двоичное позиционное слагаемое можно представить в виде последовательности бит Ai(am, am-1, …, a2, a1), где m-разрядность числа, i∈[1, n]. Тогда n слагаемых можно представить в виде матрицы:

( a 1, m , a 1, m 1 , , a 1,1 a 2, m , a 2, m 1 , , a 2,1 a n , m , a n , m 1 , , a n ,1 )

Способ организации конвейерных вычислений суммы n m-разрядных чисел заключается в параллельном подсчете количества единиц в m двоичных векторах, являющихся столбцами приведенной выше матрицы. В результате формируется m двоичных чисел bi - значений количества единиц в соответствующих n-разрядных векторах, где i∈[1, m].

Младший разряд числа b1 является первым разрядом s1 искомой суммы, затем выполняется сдвиг первого двоичного числа b1 на один разряд вправо, после чего полученный результат суммируется с числом b2, младший разряд полученной суммы b 2 s является вторым разрядом s2 суммы n m-разрядных исходных чисел.

Затем выполняется сдвиг двоичного числа b 2 s на один разряд вправо, после чего полученный результат суммируется с числом b3, младший разряд полученной суммы b 3 s является третьим разрядом s3 суммы n m-разрядных исходных чисел. И так далее вычисления продолжаются аналогичным образом до вычисления суммы b k s , младший разряд которой является k-м разрядом sk суммы n m-разрядных исходных чисел.

Затем выполняется сдвиг двоичного числа b k s на один разряд вправо, после чего полученный результат суммируется с числом bk+1, младший разряд полученной суммы b k + 1 s является (k+1)-м разрядом sk+1 суммы n m-разрядных исходных чисел. И так далее вычисления продолжаются аналогичным образом до вычисления суммы b m 1 s , младший разряд которой является (m-1)-м разрядом Sm-1 суммы n m-разрядных исходных чисел.

Затем выполняется сдвиг двоичного числа b m 1 s на один разряд вправо, после чего полученный результат суммируется с числом bm, младший разряд полученной суммы b m s является m-м разрядом sm суммы n m-разрядных исходных чисел.

Затем выполняется сдвиг двоичного числа b m s на один разряд вправо, и в случае, если b m s = 0 , то вычисление прекращается, иначе младший разряд является sm+1-м разрядом суммы n m-разрядных исходных чисел.

если b m s 0 , то выполняется сдвиг двоичного числа b m s и полученное число является значениями старших разрядов искомой суммы, начиная с m+1 разряда искомой суммы. В итоге через m тактов сдвига будет сформирована сумма n m-разрядных исходных чисел - число s1, s2, …, sk, …, sm.

Пример: необходимо сложить четыре (m=4) трехбитных (n=3) операнда: a1=111, а2=101, а3=001, а4=111. Запишем их в виде матрицы с элементами ai,j

( 111 101 001 111 )

Параллельно подсчитывается число единиц в столбцах матрицы: b1=100, b2=010, b3=011. Так как младший бит b1 равен нулю, то бит результата s1=0.

Число b1 сдвигается на один разряд вправо и результат сдвига b 1 ' = 010 суммируется с числом b2=010. Сумма b 2 s = 100 , ее младший разряд является вторым битом результата s2=0.

Число b 2 s сдвигается на один разряд вправо и результат сдвига b 2 s ' = 010 суммируется с числом b3=011. Сумма b 3 s = 101 , ее младший разряд является третьим битом результата s3=1.

Число b 3 s сдвигается на один разряд вправо и младший разряд результата сдвига b 3 s ' = 010 является четвертым битом результата s4=0. Так как b 3 s ' не равно нулю, то сдвиг повторяется: b 3 s ' ' = 001 , младший бит является пятым битом результата s5=1. Так как b 3 s ' ' не равно нулю, то сдвиг повторяется: b 3 s ' ' ' = 000 , после чего операция прекращается, так как b 3 s ' ' ' равно нулю. В итоге получена искомая сумма (s3,3, s3,2, s3,1, s2,1, s1,1)=10100.

Если принять за время суммирования пары n-разрядных чисел n тактов работы устройства, то время вычисления суммы в устройстве на базе описанного способа равно p-m тактов, где p=log2n, в то время как время суммирования итерационным способом равно m·n тактов. Таким образом, быстродействие устройства на базе описанного способа в n/(log2n) раз выше по сравнению с быстродействием устройства на базе известного итерационного способа суммирования.

Примером построения устройства на базе способа организации вычислений суммы n m-разрядных чисел может служить ее программирование на программируемых логических интегральных схемах (ПЛИС).

На фигуре представлен вариант структурной схемы устройства, реализующего способ организации вычислений суммы n m-разрядных чисел в общем виде, где 1 - счетчик единичный бит в двоичных векторах, 2 - p-разрядный двухплечевой сумматор, где p=log2n, 3 - сдвиговый p-разрядный регистр, a1-an - m-разрядные информационные входы схемы, s1-Sm - одноразрядные информационные выходы схемы, b1-bm - р-разрядные выходы счетчиков 1, b 1 s b m s ( p + 1 ) - разрядные выходы сумматоров 2.

Похожие патенты RU2491612C1

название год авторы номер документа
СПОСОБ ОРГАНИЗАЦИИ УМНОЖЕНИЯ ЧИСЕЛ С ПЛАВАЮЩЕЙ ЗАПЯТОЙ, ПРЕДСТАВЛЕННЫХ В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ 2012
  • Князьков Владимир Сергеевич
  • Осинин Илья Петрович
RU2500018C1
СПОСОБ ОРГАНИЗАЦИИ УМНОЖЕНИЯ ЧИСЕЛ С ПЛАВАЮЩЕЙ ЗАПЯТОЙ, ПРЕДСТАВЛЕННЫХ В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ 2012
  • Князьков Владимир Сергеевич
  • Осинин Илья Петрович
RU2485574C1
СПОСОБ ДЕЛЕНИЯ ЦЕЛЫХ ДВОИЧНЫХ ЧИСЕЛ БЕЗ ОСТАТКА НАЧИНАЯ С МЛАДШИХ РАЗРЯДОВ 2012
  • Князьков Владимир Сергеевич
  • Осинин Илья Петрович
RU2498393C1
СПОСОБ РЕАЛИЗАЦИИ N-РАЗРЯДНОЙ ДВОИЧНОЙ ЛИНЕЙНОЙ РЕКУРРЕНТЫ С ХАРАКТЕРИСТИЧЕСКИМ МНОГОЧЛЕНОМ 1⊕ x1⊕ ...⊕ xk⊕ x 1992
  • Березин Борис Владимирович
RU2010310C1
УСТРОЙСТВО ПИРАМИДАЛЬНОЙ СТРУКТУРЫ ДЛЯ ДЕТЕКТИРОВАНИЯ ГРУПП НУЛЕВЫХ И ЕДИНИЧНЫХ БИТ И ОПРЕДЕЛЕНИЕ ИХ КОЛИЧЕСТВА 2019
  • Новиков Григорий Григорьевич
  • Чугунков Илья Владимирович
  • Ядыкин Игорь Михайлович
RU2703335C1
ПАРАМЕТРИЗУЕМЫЙ ОДНОТАКТНЫЙ УМНОЖИТЕЛЬ ДВОИЧНЫХ ЧИСЕЛ С ФИКСИРОВАННОЙ ТОЧКОЙ В ПРЯМОМ И ДОПОЛНИТЕЛЬНОМ КОДЕ 2020
  • Беляев Андрей Александрович
  • Беляев Иван Андреевич
  • Петричкович Ярослав Ярославович
RU2753184C1
ОДНОРОДНАЯ ВЫЧИСЛИТЕЛЬНАЯ СРЕДА ДЛЯ КОНВЕЙЕРНЫХ ВЫЧИСЛЕНИЙ СУММЫ M N-РАЗРЯДНЫХ ЧИСЕЛ 2012
  • Князьков Владимир Сергеевич
  • Осинин Илья Петрович
RU2486576C1
СИСТЕМА ПЕРЕДАЧИ, ТЕРМИНАЛЬНЫЙ БЛОК, КОДИРУЮЩЕЕ УСТРОЙСТВО, ДЕКОДИРУЮЩЕЕ УСТРОЙСТВО И АДАПТИВНЫЙ ФИЛЬТР 1994
  • Рудольф Хофманн
RU2123728C1
СПОСОБ ШИФРОВАНИЯ ДВОИЧНОЙ ИНФОРМАЦИИ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ 1995
  • Волков Сергей Сергеевич
  • Назаров Олег Петрович
  • Рощин Борис Васильевич
  • Сердюков Петр Николаевич
RU2096918C1
СИСТЕМА ПЕРЕДАЧИ, ТЕРМИНАЛЬНЫЙ БЛОК, КОДИРУЮЩЕЕ УСТРОЙСТВО, ДЕКОДИРУЮЩЕЕ УСТРОЙСТВО И АДАПТИВНЫЙ ФИЛЬТР 1994
  • Рудольф Хофманн
RU2138030C1

Реферат патента 2013 года СПОСОБ ОРГАНИЗАЦИИ ВЫЧИСЛЕНИЙ СУММЫ N M-РАЗРЯДНЫХ ЧИСЕЛ

Изобретение относится к вычислительной технике и предназначено для построения быстродействующих многооперандных параллельно-конвейерных сумматоров, для обработки массивов целых положительных чисел. Техническим результатом является повышение скорости вычисления. Способ содержит этапы, на которых параллельно подсчитывают количество единиц bi (i=1, m) в m n-разрядных двоичных векторах, сдвигают двоичное число b1 на один разряд вправо, суммируют с числом b2, полученную сумму b s 2 сдвигают на один разряд вправо и суммируют с числом b3. Аналогичным образом осуществляют сдвиг полученных сумм и суммирование их с последующими числами до получения суммы b s m . При этом младший разряд числа b1 является первым разрядом s1 суммы, младший разряд каждой полученной суммы b s i является i-ым разрядом si суммы. Выполняют сдвиг двоичного числа b s m на один разряд вправо, и в случае, если b s m = 0 , вычисление прекращают, иначе младший разряд является sm+1-ым разрядом суммы, если b s m 0 , то выполняют сдвиг двоичного числа b s m и полученное число является значениями старших разрядов искомой суммы, начиная с m+1 разряда. 1 ил.

Формула изобретения RU 2 491 612 C1

Способ суммирования n m-разрядных целых положительных двоичных чисел в позиционной системе счисления в суммирующем устройстве, заключающийся в том, что в суммирующем устройстве параллельно выполняется подсчет количества единиц в m n-разрядных двоичных векторах, составленных из первых разрядов n чисел, вторых разрядов n чисел, …, k-х разрядов n чисел, …, m-х разрядов n чисел; в результате параллельного подсчета количества единиц в m двоичных векторах формируется m двоичных чисел - значений количества единиц в соответствующих n-разрядных векторах, причем первое двоичное число b1 - значение количества единиц в первом n-разрядном векторе, второе двоичное число b2 - значение количества единиц во втором n-разрядном векторе, …, k-e двоичное число bk - значение количества единиц в k-м n-разрядном векторе, …, m-е двоичное число bm - значение количества единиц в m-м n-разрядном векторе; младший разряд числа b1 является первым разрядом s1 суммы n m-разрядных исходных чисел; затем выполняется сдвиг двоичного числа b1 на один разряд вправо, после чего полученный результат суммируется с числом b2, где младший разряд полученной суммы b 2 s является вторым разрядом s2 суммы n m-разрядных исходных чисел; затем выполняется сдвиг двоичного числа b 2 s на один разряд вправо, после чего полученный результат суммируется с числом b3, младший разряд полученной суммы b 3 s является третьим разрядом s3 суммы n m-разрядных исходных чисел и так далее вычисления продолжаются аналогичным образом до вычисления суммы b k s , где младший разряд которой является k-м разрядом sk суммы n m-разрядных исходных чисел; затем выполняется сдвиг двоичного числа b k s на один разряд вправо, после чего полученный результат суммируется с числом bk+1, младший разряд полученной суммы b k + 1 s является (k+1)-м разрядом sk+1, суммы n m-разрядных исходных чисел и так далее вычисления продолжаются аналогичным образом до вычисления суммы b m 1 s , где младший разряд которой является (m-1)-м разрядом sm-1 суммы n m-разрядных исходных чисел; затем выполняется сдвиг двоичного числа b m 1 s на один разряд вправо, после чего полученный результат суммируется с числом bm, младший разряд полученной суммы b m s является m-м разрядом sm суммы n m-разрядных исходных чисел; затем выполняется сдвиг двоичного числа b m s на один разряд вправо, и в случае, если b m s = 0 , то вычисление прекращается, иначе младший разряд является sm+1-м разрядом суммы n m-разрядных исходных чисел; если b m s 0 , то выполняется сдвиг двоичного числа b m s и полученное число является значениями старших разрядов искомой суммы, начиная с m+1 разряда искомой суммы; в итоге через m тактов сдвига будет сформирована сумма n m-разрядных исходных чисел - число s1, s2, …, sk, …, sm.

Документы, цитированные в отчете о поиске Патент 2013 года RU2491612C1

МНОГОУРОВНЕВАЯ M-МЕРНАЯ МАТРИЧНАЯ СУММИРУЮЩАЯ СТРУКТУРА ВЕРТИКАЛЬНОЙ АРИФМЕТИКИ В.М. ТАРАНУХИ 2003
  • Тарануха В.М.
RU2246128C2
ЯЧЕЙКА ОДНОРОДНОЙ ВЫЧИСЛИТЕЛЬНОЙ СРЕДЫ 2004
  • Князьков Владимир Сергеевич
  • Федюнин Роман Николаевич
RU2284568C2
Ассоциативное суммирующее устройство 1986
  • Исмаилов Шейх-Магомед Абдуллаевич
  • Айдемиров Игорь Айдемирович
  • Зурхаев Арсланали Абдуллаевич
  • Магомедов Иса Алигаджиевич
SU1424011A1
US 2004223580 A1, 11.11.2004
US 5339447 A, 16.08.1994.

RU 2 491 612 C1

Авторы

Князьков Владимир Сергеевич

Осинин Илья Петрович

Даты

2013-08-27Публикация

2011-12-05Подача