РАДИОЧАСТОТНЫЙ БЕЗОПАСНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ "ИЛИ" Российский патент 2014 года по МПК H04Q1/457 H03K19/00 

Изобретение относится к высокочастотной измерительной технике и может быть использовано для создания специализированных вычислительных структур и построения на их основе контроллеров для создания критичных систем управления железнодорожным транспортом.

Известны устройства, выполняющие логические функции при приеме радиочастотных сигналов (RU 2465645 С1 27.10.2012, SU 1251320 А1 15.08.1986, SU 1615878 А1 23.12.1990, US 20070150794 А1 28.06.2007). Недостатком данных устройств является низкая безопасность от ложного срабатывания.

Наиболее близким к предлагаемому по функциональным особенностям элементу является представленный в (Кичак В. М. Радiчастотнi та широтно-iмпульснi елементи цифровоï технiки / В. М. Кичак, О. О. Семенова. - Монографiя Вiнниця: УНIВЕРСУМ-Вiнниця, 2008 - 163 с.) радиочастотный логический элемент ИЛИ, который содержит смеситель частот, имеющий два входа, на один из которых подается частота f0, а на другой - частота f1, при этом f1>f0, соединенный с фильтром верхних частот (выделяющий частоту f0 и выше), который в свою очередь соединен со смесителями, имеющими по два входа каждый, причем на смеситель подается частота f1, а на смеситель - частота f1. Смесители соединены с сумматором, который в свою очередь соединяется с полосовым фильтром, выделяющим частоту f0, помимо прочего смеситель соединяется также с полосовым фильтром, выделяющим частоту f1. Далее выходы смесителей соединяются с входом сумматора. Таким образом, при поступлении на каждый вход элемента сигналов с частотой f0 представленная схема позволяет получить на выходе сигнал с частотой f0, а во всех остальных случаях - сигнал с частотой f1.

Недостатком данного устройства является то, что в результате попадания на вход элемента смеси частот f0 и f1 (при коротком замыкании дорожек в аппаратном устройстве) элемент пропускает на выход суммарный сигнал этих частот, что недопустимо для критичных систем, таких как системы управления железнодорожным транспортом.

Технический результат заключается в повышении надежности работы путем обеспечения перехода элемента в безопасное состояние в случае попадания на вход смеси сигналов при коротком замыкании в аппаратном устройстве.

Для этого предлагается радиочастотный безопасный логический элемент ИЛИ, содержащий первый смеситель, выход которого соединен через фильтр верхних частот со входами первого и второго сумматоров и первыми входами второго и третьего смесителей, выходы которых соединены соответственно со вторыми входами первого и второго сумматоров, выходы которых соединены соответственно через первый и второй полосовые фильтры со входами первого и второго вычислителей огибающей сигнала, выходы которых соединены соответственно с первыми и вторыми входами первого и второго вычитателей, выходы которых через первый и второй пороговые элементы соединены соответственно с управляющими входами первого и второго аналоговых ключей, выходы которых соединены со входами третьего сумматора, при этом выход первого смесителя соединен с третьим входом третьего сумматора.

На чертеже представлена структурная электрическая схема радиочастотного безопасного логического элемента ИЛИ.

Радиочастотный безопасный логический элемент ИЛИ содержит первый смеситель 1, фильтр верхних частот 2, второй и третий смесители 3 и 4, первый и второй сумматоры 5 и 6, первый и второй полосовые фильтры 7 и 8, первый и второй вычислители огибающей сигнала 9 и 10, первый и второй вычитатели 11 и 12, первый и второй пороговые элементы 13 и 14, первый и второй аналоговые ключи 15 и 16 и третий сумматор 17.

Элемент функционирует следующим образом.

В условиях нормального режима работы входные информационные сигналы X1 и Х2 с частотами f1 и амплитудой А поступают на вход первого смесителя 1. Результирующий сигнал подается на фильтр верхних частот 2 пропускающий частоты, выше частоты f0. Так как на вход подавались сигналы с частотой f1, то фильтр верхних частот 2 пропускает поступивший на вход после первого смесителя 1 сигнал с частотой 2f1 на входы второго и третьего смесителей 3 и 4, а также с первого и второго сумматоров 5 и 6. На вход первого сумматора 5 поступают сигналы с выхода фильтра верхних частот 2 и первого смесителя 3, а на вход второго сумматора 6 поступают сигналы с фильтра верхних частот 2, второго смесителя 3 и третьего смесителя 4. С выходов первого и второго сумматоров 5 и 6 сигналы поступают на вход первого и второго полосовых фильтров 7 и 8 соответственно и далее на вход первого и второго вычислителей огибающей сигнала 9 и 10 соответственно. Первый полосовой фильтр 7 настроен на пропуск сигнала с частотой f0, поэтому на его выходе будет нулевой сигнал, а следовательно, на выходе первого вычислителя огибающей сигнала 9 будет присутствовать нулевой сигнал. Второй полосовой фильтр 8 настроен так, чтобы выделять сигнал с частотой f1, таким образом, на его выходе будет присутствовать сигнал с частотой f1, что соответственно приведет к возникновению огибающей сигнала с амплитудой А на выходе второго вычислителя огибающей сигнала 10. Выходы первого и второго вычислителей огибающей сигнала 9 и 10 соединены со входами первого и второго вычитателей 11 и 12. Таким образом, на выходе первого вычитателя 11 будет присутствовать сигнал с амплитудой -А, а на выходе второго вычитателя 12 - сигнал с амплитудой +А. Выходы первого и второго вычитателей 11 и 12 соединены со входами первого и второго пороговых элементов 14 и ПЭ 13 соответственно. Следовательно, на выходе второго порогового элемента 14 будет присутствовать логический ноль, на выходе первого порогового элемента 13 - логическая единица. Первый и второй пороговые элементы 14 и 13 соединены со входами первого и второго аналоговых ключей 15 и 16 (работают по принципу: если на входе есть логическая единица, полезный сигнал пропускается, если нет - блокируется) соответственно. Поэтому на выходе первого аналогового ключа 15 будет присутствовать ноль, а на выходе второго аналогового ключа 16 - полезный сигнал с частотой f1. Выходы первого и второго аналоговых ключей 15 и 16 соединены со входом третьего сумматора 17, на выходе которого в данном случае будет присутствовать сигнал с частотой f1. В случае подачи на оба входа сигнала с частотой f0 на выходе первого вычитателя 11 будет присутствовать сигнал с амплитудой +А, а на выходе второго вычитателя 12 - сигнал с амплитудой -А, следствием чего будет являться появление логической единицы на выходе первого порогового элемента 13 и логического нуля на выходе элемента второго 14, что соответственно приведет к срабатыванию первого аналогового ключа 15 и появлению на выходе сигнала с частотой f0.

В условиях неисправности: случай короткого замыкания, при котором на один (при условии что на другой вход подается частота f0) или оба входа попадают сигналы с частотами f0 и f1, логический элемент сработает следующим образом: первый и второй полосовые фильтры 7 и 8 выделят частоты f0 и f1 соответственно и передадут их на вход первого и второго вычислителей огибающей сигнала 9 и 10 соответственно. С выходов первого и второго вычислителей огибающей сигнала 9 и 10 вычисленные огибающие сигналов будут переданы на входы первого и второго вычитателей 11 и 12 соответственно, с выходов которых на входы первого и второго пороговых элементов 14 и 13 поступят нулевые сигналы. В результате с выходов первого и второго пороговых элементов 14 и 13 на первый и второй аналоговые ключи 15 и 16 поступят логические нули, что приведет к их несрабатыванию. В результате на выходе схемы будет нулевой сигнал, что удовлетворяет требованиям, предъявляемым к элементам, используемым при построении функциональных узлов железнодорожных критичных систем.

В случае обрыва или подачи на вход нулевого сигнала на входе сигналы будут отсутствовать и, соответственно, на выходе тоже будет нулевой сигнал.

Изобретение относится к высокочастотной измерительной технике. Технический результат - повышение надежности работы путем обеспечения перехода элемента в безопасное состояние в случае попадания на вход смеси сигналов при коротком замыкании в аппаратном устройстве. Радиочастотный безопасный логический элемент ИЛИ, содержащий первый смеситель, выход которого соединен через первый фильтр верхних частот со входами первого и второго сумматоров и первыми входами второго и третьего смесителей, выходы которых соединены соответственно со вторыми входами первого и второго сумматоров, выходы которых соединены соответственно через первый и второй полосовые фильтры со входами первого и второго вычислителей огибающей сигнала, выходы которых соединены соответственно с первыми и вторыми входами первого и второго вычитателей, выходы которых через первый и второй пороговые элементы соединены соответственно с управляющими входами первого и второго аналоговых ключей, выходы которых соединены со входами третьего сумматора, при этом выход первого смесителя соединен с третьим входом третьего сумматора. 1 ил.

Радиочастотный безопасный логический элемент ИЛИ, содержащий первый смеситель, выход которого соединен через первый фильтр верхних частот со входами первого и второго сумматоров и первыми входами второго и третьего смесителей, выходы которых соединены соответственно со вторыми входами первого и второго сумматоров, выходы которых соединены соответственно через первый и второй полосовые фильтры со входами первого и второго вычислителей огибающей сигнала, выходы которых соединены соответственно с первыми и вторыми входами первого и второго вычитателей, выходы которых через первый и второй пороговые элементы соединены соответственно с управляющими входами первого и второго аналоговых ключей, выходы которых соединены со входами третьего сумматора, при этом выход первого смесителя соединен с третьим входом третьего сумматора.